# METHOD AND CIRCUIT FOR SWITCHING NO-HIT TRANSMISSION LINE

Publication number: JP6141013 Publication date: 1994-05-20

Inventor:

TAKATORI MASAHIRO; NAKANO YUKIO; ASHI MASAHIRO;

SUGANO TADAYUKI; KOGURE KOJI; KATAOKA HIDEKI

Applicant:

HITACHI LTD; NIPPON TELEGRAPH & TELEPHONE

Classification:

- international:

H04J3/00; H04J3/06; H04J3/07; H04L1/22; H04L7/027;

H04J3/00; H04J3/06; H04J3/07; H04L1/22; H04L7/027; (IPC1-

7): H04J3/06; H04J3/00; H04J3/07; H04L1/22; H04L7/027


- european:

Application number: JP19920285773 19921023 Priority number(s): JP19920285773 19921023

Report a data error here

## Abstract of JP6141013

PURPOSE:To switch a frame phase conversion circuit in current use to a spare frame phase conversion circuit without generating hit when a transmission line is composed of redundancy constitution by making the output of the frame phase conversion circuit in current use coincide with that of the spare frame phase conversion circuit compulsorily by using pulse stuffing. CONSTITUTION: The frame phase detecting part 5-1 of the frame phase conversion circuit 31 in current use detects the frame phase of a VC-4 in a reception STM-1 frame by reading by a pointer, and stores a signal 16-1 representing the frame phase of the VC-4 in a buffer 1-1. Thence, clock switching for the signal 16-1 representing the frame phase of a reception VC-4 is performed by reading out by a CLK2. Furthermore, difference between an output signal 17-2 and a device frame phase 21-1 is counted by a counter 20-1, and output 22-1 is sent to a conversion circuit 32. Similar processing is performed on a signal 16-2 representing the frame phase of the reception VC-4 at the circuit 32. Thereby, the output frame of the circuit 31 can coincide with that of the circuit 32, and the circuit in current use can be switched to the spare circuit by a selector without generating the hit.



Data supplied from the esp@cenet database - Worldwide

## (19)日本国特許庁(JP)

# (12) 公開特許公報(A)

(11)特許出顧公開番号

# 特開平6-141013

(43)公開日 平成6年(1994)5月20日

(51)Int.Cl. <sup>5</sup> H 0 4 J H 0 4 L	3/06 3/00 3/07 1/22	識別記号 D R	庁内整理番号 8226-5K 8226-5K 8226-5K 4101-5K	FI	技術表示箇所
			7928-5K	H04L 審査請求 未請求	7/ 02 A 党 請求項の数35(全 31 頁) 最終頁に続く
(21)出願番号		特願平4-285773		(71)出願人	000005108 株式会社日立製作所
(22)出顧日		平成4年(1992)10月	123日	(71)出願人	東京都千代田区神田駿河台四丁目 6番地 000004226 日本電信電話株式会社
				(72)発明者	東京都千代田区内幸町一丁目1番6号 高取 正浩 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
				(72)発明者	中野 幸男 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内
				(74)代理人	


# (54) 【発明の名称】 無瞬断伝送路切り替え方法および回路

## (57)【要約】

(修正有)

【目的】 伝送路が冗長構成をとる場合現用から予備へ 瞬断なく切り替える。

【構成】 多重化されたN個の低速信号のフレーム位相をポインタにより指示しその低速信号を記憶するメモリ1-1と、書込アドレスを指示する書込み制御回路2-1と、読出アドレスを指示する読出制御回路3-1と、両アドレスを比較しスタッフの要否を判定する位相比較器4-1とを含む現用フレーム位相変換回路31と、同一構成の予備フレーム位相変換回路32と、現用から予備フレーム位相変換回路に入力側フレームの位相を知らせる手段17-1と、フレーム位相を比較しスタッフ実行を決定するスタッフ実行決定回路19と、両フレーム位相変換回路出力から1つを選択するセレクタ10とからなる。



### 【特許請求の範囲】

【請求項1】高速信号に多重化されるN個(ただし、Nは正の整数)の低速信号のフレーム位相をポインタにより指示する多重化形式の該高速信号を現用伝送路及び予備伝送路に同時に伝送し、受信側において現用伝送路の受信信号のポインタ値を変換する現用フレーム位相変換回路の第1の出力信号と予備伝送路の受信信号のポインタ値を変換する予備フレーム位相変換回路の第2の出力信号とから一方を選択するシステムにおいて、前記現用フレーム位相変換回路と前記予備フレーム位相変換回路10との間で互いにフレーム位相に関する情報の授受を行うことによって、現用または予備フレーム位相変換回路において必要ならばスタッフを実行し、第1の出力信号の低速信号のフレーム位相と第2の出力信号の低速信号のフレーム位相と第2の出力信号の低速信号のフレーム位相を一致させた後に、前記選択の切り替えを行う無瞬断伝送路切り替え方法。

【請求項2】高速信号に多重化されるN個(ただし、Nは正の整数)の低速信号のフレーム位相をポインタにより指示する多重化形式の該高速信号を現用伝送路及び予備伝送路に同時に伝送し、受信側において現用伝送路の受信信号のポインタ値を変換する現用フレーム位相変換回路の第1の出力信号と予備伝送路の受信信号のポインタ値を変換する予備フレーム位相変換回路の第2の出力信号とから一方を選択するシステムにおいて、前記現用フレーム位相変換回路が前記予備フレーム位相変換回路にフレーム位相変換回路において必要ならばスタッフを実行し、第2の出力信号の低速信号のフレーム位相を第1の出力信号の低速信号のフレーム位相に一致させた後に、前記選択の切り替えを行う無瞬断伝送路切り替え方法。

【請求項3】高速信号に多重化されるN個(ただし、Nは正の整数)の低速信号のフレーム位相をポインタにより指示する多重化形式の該高速信号を現用伝送路及び予備伝送路に同時に伝送し、受信側において現用伝送路及受信信号のポインタ値を変換する現用フレーム位相変換回路の第1の出力信号と予備伝送路の受信信号のポインタ値を変換する予備フレーム位相変換回路の第2の出力信号とから一方を選択するシステムにおいて、前記予備フレーム位相変換回路が前記現用フレーム位相変換回路が前記現用フレーム位相変換回路において必要ならばスタッフを実行し、第1の出力信号の低速信号のフレーム位相に一致させた後に、前記選択の切り替えを行う無瞬断伝送路切り替え方法。

【請求項4】高速信号に多重化されるN個(ただし、Nは正の整数)の低速信号のフレーム位相をポインタにより指示する多重化形式の該高速信号を現用伝送路及び予備伝送路に同時に伝送し、受信側において現用伝送路の受信信号のポインタ値を変換する現用フレーム位相変換回路の第1の出力信号と予備伝送路の受信信号のポイン

タ値を変換する予備フレーム位相変換回路の第2の出力信号とから一方を選択するシステムにおいて、第1の出力信号内の低速信号のフレーム位相と第2の出力信号内の低速信号のフレーム位相が異なる場合には、現用あるいは予備フレーム位相変換回路において強制的にスタッフを実施して、第1の出力信号内の低速信号のフレーム位相と第2の出力信号の低速信号のフレーム位相を一致させた後に前記選択の切り替えを行う無瞬断伝送路切り替え方法。

【請求項5】高速信号に多重化されるN個(ただし、Nは正の整数)の低速信号のフレーム位相をポインタにより指示する多重化形式の該高速信号を現用伝送路及び予備伝送路に同時に伝送し、受信側において現用伝送路の受信信号のポインタ値を変換する現用フレーム位相変換回路の第1の出力信号と予備伝送路の受信信号のポインタ値を変換する予備フレーム位相変換回路の第2の出力信号とから一方を選択するシステムにおいて、第1の出力信号内の低速信号のフレーム位相が異なる場合には、外部より指示することにより、現用あるいは予備フレーム位相変換回路において強制的にスタッフを実施して、第1の出力信号内の低速信号のフレーム位相と第2の出力信号の低速信号のフレーム位相を第2の出力信号の低速信号のフレーム位相を一致させた後に前記選択の切り替えを行う無瞬断伝送路切り替え方法。

【請求項6】請求項第1項又は第2項又は第3項において、前記フレーム位相に関する情報は、前記フレーム位相変換回路内のメモリに入力側クロックに従って書き込まれた前記高速信号のフレーム位相を示す第3の信号を、出力側のクロックに従って読み出した信号であることを特徴とする無瞬断伝送路切り替え方法。

【請求項7】請求項第1項又は第2項又は第3項において、前記フレーム位相に関する情報は、前記フレーム位相変換回路内のメモリに入力側クロックに従って書き込まれた前記高速信号内の低速信号のフレーム位相を示す第4の信号を、出力側のクロックに従って読み出した信号であることを特徴とする無瞬断伝送路切り替え方法。

【請求項8】請求項第1項又は第2項又は第3項において、前記フレーム位相に関する情報は、前記フレーム位相変換回路の出力側における前記高速信号内の低速信号のフレーム位相を示す第5の信号であることを特徴とする無瞬断伝送路切り替え方法。

【請求項9】請求項第1項又は第2項又は第3項において、前記フレーム位相に関する情報は、前記フレーム位相変換回路の入力側の高速信号のフレーム位相と出力側の高速信号のフレーム位相との差であることを特徴とする無瞬断伝送路切り替え方法。

【請求項10】請求項第1項又は第2項又は第3項において、前記フレーム位相に関する情報は、前記フレーム位相変換回路の入力側の高速信号のフレーム位相と出力 り 側の高速信号内の低速信号のフレーム位相との差である

ことを特徴とする無瞬断伝送路切り替え方法。

【請求項11】請求項第1項又は第2項又は第3項にお いて、前記フレーム位相に関する情報は、前記フレーム 位相変換回路の入力側の高速信号内の低速信号のフレー ム位相と出力側の高速信号内の低速信号のフレーム位相 との差であることを特徴とする無瞬断伝送路切り替え方 法。

【請求項12】請求項第1項又は第2項又は第3項にお いて、前記フレーム位相に関する情報は、前記フレーム 位相変換回路の入力側の高速信号内の低速信号のフレー ム位相と出力側の高速信号のフレーム位相との差である ことを特徴とする無瞬断伝送路切り替え方法。

【請求項13】請求項第1項又は第2項又は第3項にお いて、前記フレーム位相に関する情報は、スタッフを現 用フレーム位相変換回路と予備フレーム位相変換回路で **一斉に行うために、フレーム位相変換回路でスタッフを** 行ってよい状態になったことを知らせる情報であること を特徴とする無瞬断伝送路切り替え方法。

【請求項14】請求項第1項又は第2項又は第3項にお いて、前記フレーム位相に関する情報は、スタッフを現 20 用フレーム位相変換回路と予備フレーム位相変換回路で 一斉に行うために、現用フレーム位相変換回路もしくは 予備フレーム位相変換回路のいずれかから他に対してス タッフ実行を命令する信号であることを特徴とする無瞬 断伝送路切り替え方法。

【請求項15】請求項第1項又は第2項又は第3項にお いて、前記フレーム位相に関する情報は、フレーム位相 変換回路の出力フレームのポインタ値であることを特徴 とする無瞬断伝送路切り替え方法。

【請求項16】請求項第1項乃至第5項のいずれかにお 30 いて前記スタッフの実行は、スタッフ実行条件の変更で あることを特徴とする無瞬断伝送路切り替え方法。

【請求項17】請求項第16項において、スタッフ実行 条件を変更しスタッフを実行した後、予備から現用に切 り替えられた場合は、スタッフ実行条件を変更する前の ものに戻すことを特徴とする無瞬断伝送路切り替え方 法。

【請求項18】請求項第1項乃至第5項のいずれかにお いて、前記現用伝送路および現用フレーム位相変換回路 がK個(Kは正の整数)存在し、予備伝送路および予備 フレーム位相変換回路がL個(Lは正の整数)存在する 場合、現用および予備フレーム位相変換回路の組を1個 選択した後、該1組の現用と予備のフレーム位相変換回 路の出力フレームを一致させることを特徴とする無瞬断 伝送路切り替え方法。

【請求項19】請求項第1項乃至第18項のいずれかに おいて、現用と予備フレーム位相変換回路で低速信号の フレーム位相を一致させる第1のモードと、それぞれ独 立にフレーム位相変換を実行する第2のモードとを設 け、各モードを外部より選択することを特徴とする無瞬 50 憶するメモリと、前記メモリに信号を書き込む際のアド

断伝送路切り替え方法。

【請求項20】請求項第1項乃至第18項のいずれかに おいて、現用と予備フレーム位相変換回路で低速信号の フレーム位相を一致させる第1のモードと、それぞれ独 立にフレーム位相変換を実行する第2のモードとを設 け、通常は第1のモードで動作させ、現用伝送路と高速 信号のフレーム位相と予備伝送路の高速信号のフレーム 位相との差が大きいために出力フレームを一致させると とができない場合にのみ第2のモードで動作させること を特徴とする無瞬断伝送路切り替え方法。

【請求項21】請求項第1項乃至第20項のいずれかに おいて、前記フレーム位相変換回路で処理する前記高速 信号は、CCITT勧告G.709に定めるところのハ イヤ・オーダ・バーチャル・コンテナ (VC-3または VC-4)であり、前記低速信号はベーシック・バーチ **ャル・コンテナ(VC−1またはVC−2)であり、前** 記スタッフはポインタを用いた周波数ジャスティフィケ ーションである無瞬断伝送路切り替え方法。

【請求項22】請求項第1項乃至第20項のいずれかに おいて、前記フレーム位相変換回路で処理する前記高速 信号は、CCITT勧告G. 709に定めるところのシ ンクロナス・トランスポート・モジュール・レベル・N (STM-N)であり、前記低速信号はハイヤ・オーダ ・パーチャル・コンテナ(VC-3またはVC-4)で あり、前記スタッフはポインタを用いた周波数ジャステ ィフィケーションである無瞬断伝送路切り替え方法。

【請求項23】高速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該高速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフを行うかどうかを判定する位相 比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、現用フレーム位相変換回路から予備フ レーム位相変換回路に入力側フレームのフレーム位相を 知らせる手段と、予備フレーム位相変換回路の入力側フ レームのフレーム位相と現用フレーム位相変換回路の入 力側フレームのフレーム位相を比較することによりスタ ッフ実行を決定するスタッフ実行決定回路と、現用フレ ーム位相変換回路からの出力と予備フレーム位相変換回 路からの出力のうちから1つの出力を選択するセレクタ とからなることを特徴とする無瞬断伝送路切り替え回

【請求項24】髙速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該高速信号内の低速信号を記

レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフを行うかどうかを判定する位相 比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、現用フレーム位相変換回路から予備フ レーム位相変換回路に出力側高速フレーム内の低速信号 のフレーム位相を知らせる手段と、予備フレーム位相変 換回路の出力側高速信号内の低速信号のフレーム位相と 現用フレーム位相変換回路の出力側高速信号内の低速信 号のフレーム位相を比較することによりスタッフ実行を 決定するスタッフ実行決定回路と、現用フレーム位相変 換回路からの出力と予備フレーム位相変換回路からの出 力のうちから1つの出力を選択するセレクタとからなる ことを特徴とする無瞬断伝送路切り替え回路。

【請求項25】高速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該高速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフを行うかどうかを判定する位相 比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、予備フレーム位相変換回路から現用フ レーム位相変換回路に入力側フレームのフレーム位相を 知らせる手段と、現用フレーム位相変換回路の入力側フ レームのフレーム位相と予備フレーム位相変換回路の入 力側フレームのフレーム位相を比較することによりスタ ッフ実行を決定するスタッフ実行決定回路と、現用フレ ーム位相変換回路からの出力と予備フレーム位相変換回 路からの出力のうちから 1 つの出力を選択するセレクタ とからなることを特徴とする無瞬断伝送路切り替え回 路。

フレーム位相変換回路の入力側高速信号内の低速信号の フレーム位相を比較することによりスタッフ実行を決定 するスタッフ実行決定回路と、現用フレーム位相変換回 路からの出力と予備フレーム位相変換回路からの出力の うちから1つの出力を選択するセレクタとからなること

を特徴とする無瞬断伝送路切り替え回路。

【請求項27】高速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該髙速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフを行うかどうかを判定する位相 比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、現用フレーム位相変換回路における入 力側フレームのフレーム位相と出力側フレームのフレー ム位相との差を現用フレーム位相変換回路から予備フレ ーム位相変換回路に知らせる手段と、予備フレーム位相 変換回路における入力側フレームのフレーム位相と出力 側フレームのフレーム位相との差と現用フレーム位相変 換回路における入力側フレームのフレーム位相と出力側 フレームのフレーム位相の差を比較することによりスタ ッフ実行を決定するスタッフ実行決定回路と、現用フレ ーム位相変換回路からの出力と予備フレーム位相変換回 路からの出力のうちから1つの出力を選択するセレクタ とからなることを特徴とする無瞬断伝送路切り替え回

【請求項28】高速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該髙速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフを行うかどうかを判定する位相 比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、予備フレーム位相変換回路における入 力側フレームのフレーム位相と出力側フレームのフレー ム位相との差を予備フレーム位相変換回路から現用フレ ーム位相変換回路に知らせる手段と、現用フレーム位相 変換回路における入力側フレームのフレーム位相と出力 側フレームのフレーム位相との差と予備フレーム位相変 換回路における入力側フレームのフレーム位相と出力側 フレームのフレーム位相との差を比較することによりス タッフ実行を決定するスタッフ実行決定回路と、現用フ レーム位相変換回路からの出力と予備フレーム位相変換 回路からの出力のうちから1つの出力を選択するセレク

タとからなることを特徴とする無瞬断伝送路切り替え回 路。

【請求項29】高速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該高速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフを行うかどうかを判定する位相 比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、現用フレーム位相変換回路から予備フ レーム位相変換回路にスタッフ準備完了を知らせる第 1 の手段と、予備フレーム位相変換回路から現用フレーム 位相変換回路にスタッフ準備完了を知らせる第2の手段 と、第1の手段と第2の手段から現用フレーム位相変換 回路におけるスタッフ実行を決定する現用スタッフ実行 決定回路と、第1の手段と第2の手段とから予備フレー ム位相変換回路スタッフ実行を決定する予備スタッフ実 20 行決定回路と、現用フレーム位相変換回路からの出力と 予備フレーム位相変換回路からの出力のうちから1つの 出力を選択するセレクタとからなることを特徴とする無 瞬断伝送路切り替え回路。

【請求項30】高速信号に多重化されるN個 (ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該高速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフを行うかどうかを判定する位相 比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、現用フレーム位相変換回路から予備フ レーム位相変換回路にスタッフ実行を命令する第3の手 段と、第3の手段により予備フレーム位相変換回路にお けるスタッフ実行を決定する予備スタッフ実行決定回路 と、現用フレーム位相変換回路からの出力と予備フレー ム位相変換回路からの出力のうちから1つの出力を選択 するセレクタとからなることを特徴とする無瞬断伝送路 切り替え回路。

【請求項31】高速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該髙速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア

比較器とからなる現用フレーム位相変換回路と、該現用 フレーム位相変換回路と同一の構成をもつ予備フレーム 位相変換回路と、予備フレーム位相変換回路から現用フ レーム位相変換回路にスタッフ実行を命令する第4の手 段と、第4の手段により現用フレーム位相変換回路にお けるスタッフ実行を決定する現用スタッフ実行決定回路 と、現用フレーム位相変換回路からの出力と予備フレー

ム位相変換回路からの出力のうちから1つの出力を選択 するセレクタとからなることを特徴とする無瞬断伝送路 切り替え回路。

【請求項32】髙速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該高速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較することによりスタッフを行うかどうかを 判定し、かつそれぞれ異なる判定条件をもつ複数の位相 比較器と、前記複数の位相比較器のうちから1つを選択 する第2のセレクタとからなる現用フレーム位相変換回 路と、該現用フレーム位相変換回路と同一の構成をもつ 予備フレーム位相変換回路と、現用フレーム位相変換回 路と予備フレーム位相変換回路の出力フレームが一致し ているかどうかを検査して差がある場合に予備フレーム 位相変換回路の前記第2のセレクタに対し現在選択して いる位相比較器とは異なる位相比較器を選択することを 指示する監視回路と、現用フレーム位相変換回路からの 出力と予備フレーム位相変換回路からの出力のうちから 1つの出力を選択するセレクタとからなることを特徴と する無瞬断伝送路切り替え回路。

【請求項33】高速信号に多重化されるN個(ただし、 Nは正の整数)の低速信号のフレーム位相をポインタに より指示する多重化形式の該髙速信号内の低速信号を記 憶するメモリと、前記メモリに信号を書き込む際のアド レスを指示する書き込み制御回路と、前記メモリから信 号を読み出す際のアドレスを指示する読み出し制御回路 と、前記メモリに与える書き込みアドレスと読み出しア ドレスを比較しスタッフ実行要求を出す位相比較器と、 位相比較器からのスタッフ実行要求と外部からの命令に よりスタッフを実行するかどうかを決定するスタッフ実 行判定回路とからなる現用フレーム位相変換回路と、該 現用フレーム位相変換回路と同一の構成をもつ予備フレ ーム位相変換回路と、前記現用フレーム位相変換回路と 予備フレーム変換回路の出力フレームのポインタを表示 するポインタ表示部と、外部より現用または予備フレー ム位相変換回路に対しスタッフ実行を命令する手段と、 現用フレーム位相変換回路からの出力と予備フレーム位 相変換回路からの出力のうちから1つの出力を選択する ドレスを比較しスタッフを行うかどうかを判定する位相 50 セレクタとからなることを特徴とする無瞬断伝送路切り

替え回路。

【請求項34】請求項第23項乃至第33項のいずれか において、前記フレーム位相変換回路で処理する前記高 速信号は、CCITT勧告G.709に定めるところの ハイヤ・オーダ・バーチャル・コンテナ (VC-3また はVC-4)であり、前記低速信号はベーシック・バー **チャル・コンテナ(VC−1またはVC−2)であり、** 前記スタッフはポインタを用いた周波数ジャスティフィ ケーションである無瞬断伝送路切り替え回路。

【請求項35】請求項第23項乃至第33項のいずれか 10 において、前記フレーム位相変換回路で処理する前記高 速信号は、CCITT勧告G、709に定めるところの シンクロナス・トランスポート・モジュール・レベル・ N(STM-N)であり、前記低速信号はハイヤ・オー ダ・バーチャル・コンテナ(VC-3またはVC-4) であり、前記スタッフはポインタを用いた周波数ジャス ティフィケーションである無瞬断伝送路切り替え回路。 【発明の詳細な説明】

## [0001]

【産業上の利用分野】本発明はフレーム構造を有する複 20 数の信号を時分割多重して伝送する装置において、伝送 路が冗長構成をとる場合、現用から予備へ瞬断なく切り 替える方法及び回路に関する。

#### [0002]

【従来の技術】従来の伝送装置では、伝送路で発生する 遅延変動を吸収するために、受信側装置の伝送路インタ ーフェース部分に研究実用化報告第28巻第7号のP210~2 14に記載されているフレームアライナを設ける。フレー ムアライナは、エラスティックストアメモリとその制御 回路からなり、エラスティックストアメモリに受信フレ ームを一旦書き込んでから読み出すことにより、伝送路 で発生する遅延変動を吸収する。また、上記操作によ り、異なる方路を経由して伝送された複数の受信フレー ムのフレーム位相を装置のもつ唯一のフレーム位相に合 わせることができるので、各々の受信フレームに対して クロスコネクトなどの処理を行う際の便宜を図ることが できる。

【0003】伝送装置及び伝送路は、通常は冗長構成を 有するので、上記フレームアライナを現用と予備の両方 の受信側伝送路インターフェースに設ける。フレームア ライナは、上述したように、受信フレームのフレーム位 相を装置のもつ唯一のフレーム位相に合わせることがで きるので、現用伝送路を経由して伝送された受信フレー ムのフレーム位相と予備伝送路を経由して伝送された受 信フレームのフレーム位相を強制的に一致させることが できる。そのため、現用から予備に切り替える際に、フ レーム位相のずれによる瞬断が発生することは無い。 [0004]

【発明が解決しようとする課題】前記従来の技術は、フ レームアライナを用いているため、フレームアライナの 50 【0009】あるいは上記目的は、現用から予備に切り

出力は現用と予備とで常に一致している。しかしフレー ムアライナは大容量のメモリ(1フレーム分)を用いる ため、信号の遅延が大きい。

【0005】一方、CCITT勧告G. 707、G. 7 08、G. 709では、高速信号に多重化されるN個 (ただし、Nは正の整数)の低速信号のフレーム位相を ポインタにより指示する多重化形式を採用している。と のポインタはフレーム構造を有する低速信号の高速信号 内における位置を示す。また、このフレーム構造を有す る信号にはスタッフという機能が備わっている。との機 能により、フレームを伝送する際に伝送路の温度変化等 によって生じるワンダをスタッフバイトにより吸収する ことができる。前記CCITTの勧告によるフレームを 伝送装置で中継処理する場合、フレーム位相変換回路で スタッフを用いてワンダを吸収するため、信号の遅延は 小さい。しかし、一般に伝送路は二重化されているので フレーム位相変換回路も冗長構成をとる。この場合、ス タッフによるワンダの吸収は現用と予備で独立に行われ るため、フレーム位相変換回路の出力フレームにおいて は、高速信号内部の低速信号の位相が現用と予備の間で 一般に一致しない。すなわち、現用と予備フレーム位相 変換回路の出力フレームは一般に一致しない。そのた め、現用から予備に切り替える際に瞬断が生じる可能性 がある。

【0006】本発明の目的は、ポインタによるスタッフ によってワンダを吸収する方式においても、フレーム位 相変換の際に、同一伝送路を経由する前記フレーム構造 を有する現用と予備フレーム位相変換回路の出力フレー ムを一致させることにより、現用から予備に無瞬断で切 り替える方法及び回路を提供することにある。 [0007]

【課題を解決するための手段】上記目的は、高速信号に 多重化されるN個(ただし、Nは正の整数)の低速信号 のフレーム位相をポインタにより指示する多重化形式の フレーム構造を有する信号のフレーム位相を変換するフ レーム位相変換回路が冗長構成をとる場合、現用フレー ム位相変換回路と予備フレーム位相変換回路間で通信を 行い、現用フレーム位相変換回路と予備フレーム位相変 換回路の両方がスタッフを実行できる状態になるまで待 つことにより、現用および予備フレーム位相変換回路で 同時にスタッフを実行し、現用と予備フレーム位相変換 回路の出力フレームを一致させることにより達成され

【0008】あるいは上記目的は、現用から予備に切り 替える際に、現用と予備フレーム位相変換回路の出力フ レームが一致していない場合は、予備もしくは現用のフ レーム位相変換回路においてスタッフを実行し、現用と 予備の出力フレームを一致させることにより達成され

替える際に、現用と予備のフレーム位相変換回路の出力 フレームが一致していない場合は、外部から強制的にス タッフを命令することによってスタッフを実行し、両者 の出力フレームを一致させることにより達成される。 [0010]

【作用】無瞬断で伝送路を切り替えるためには、切り替 える際に現用フレーム位相変換回路と予備フレーム位相 変換回路の出力フレームが一致している必要がある。出 カフレームを一致させるためには、現用フレーム位相変 換回路と予備フレーム位相変換回路が常に同じ動作を行 10 うようにさせる方法と、両者の出力フレームを監視し、 両者の出力フレームが一致していなければ予備もしくは 現用フレーム位相変換回路において強制的にスタッフを 実行することにより出力フレームを一致させる方法とが ある。

【0011】現用フレーム位相変換回路と予備フレーム 位相変換回路が常に同じ動作を行うようにさせる方法で は、現用フレーム位相変換回路がスタッフを実行する場 合には、予備フレーム位相変換回路もスタッフを実行し なければならない。そとで、現用フレーム位相変換回路 20 においてスタッフの準備が完了した場合は、スタッフ準 備完了信号を予備フレーム位相変換回路に送る。また、 予備フレーム位相変換回路においてスタッフの準備が完 了した場合も、スタッフ準備完了信号を現用フレーム位 相変換回路に送る。現用および予備フレーム位相変換回 路にはそれぞれスタッフ実行判定回路を設ける。各スタ ッフ実行判定回路は、現用および予備フレーム位相変換 回路の両方からスタッフ準備完了信号を受信した場合に のみ、スタッフを実行する。上記操作により、現用と予 備の両方がスタッフを行うことができる状態になるまで 待つことができる。これにより、現用と予備でスタッフ を同時に実行すれば、現用フレーム位相変換回路と予備 フレーム位相変換回路が常に同じ動作をすることにな る。よって、現用から予備に切り替える際に、同一フレ ーム位相のフレーム間で切り替えを行うため、瞬断が起 きることはない。

【0012】または、現用もしくは予備のいずれか一方 が、他にスタッフの実行を命ずることによりスタッフを 現用と予備で同時に実行すれば、現用フレーム位相変換 回路と予備フレーム位相変換回路が常に同じ動作をする ことになり、出力フレームを一致させることが可能にな る。これにより、現用から予備への切り替えを無瞬断で 行うことが可能となる。

【0013】一方、出力フレーム位相を監視し、フレー ム位相が一致していなければ予備もしくは現用フレーム 位相変換回路において強制的にスタッフを実行し、両者 の出力フレームを一致させる方法では、現用と予備のフ レーム位相変換回路の出力フレームを監視する回路を設 ける。監視回路は、両者の出力フレームが異なっている のを検出した場合、予備フレーム位相変換回路に対して 50 ハイウェイ11-1上にバイト単位に多重された信号を

スタッフの実行を命令する。これにより、予備フレーム 位相変換回路の出力フレームのフレーム位相を現用フレ ーム位相変換回路の出力フレームのフレーム位相にあわ せる。上記操作により、同一フレーム位相のフレーム間 で切り替えを行うため、瞬断が起きることはない。

【0014】または、現用フレーム位相変換回路におけ る入力フレームと出力フレームの位相差をカウンタによ り計数し、その値を予備フレーム位相変換回路に送る。 また、予備フレーム位相変換回路においても入力フレー ムと出力フレームの位相差をカウンタにより計数する。 そして、予備フレーム位相変換回路において、現用と予 備のフレーム位相変換回路の前記カウンタの値を比較す ることにより、両者の出力フレームが一致しているかど うかを判断し、一致していなければ、予備フレーム位相 変換回路でスタッフを実行することにより現用フレーム 位相変換回路の出力フレームと予備フレーム位相変換回 路の出力フレームを一致させる。これにより、同一フレ ーム位相のフレーム間で切り替えを行うため、瞬断が起 きることはない。

【0015】または、現用フレーム位相変換回路におけ る入力フレームのフレーム位相情報を予備フレーム位相 変換回路に送り、予備フレーム位相変換回路における入 カフレームのフレーム位相情報と比較することにより、 出力フレームが一致しているかどうかを判断し、一致し ていなければスタッフを実行することにより、現用フレ ーム位相変換回路の出力フレームと予備フレーム位相変 換回路の出力フレームを一致させる。これにより、同一 フレーム位相のフレーム間で切り替えを行うため、瞬断 が起きることはない。

【0016】または、現用フレーム位相変換回路におけ る出力フレームのフレーム位相情報を予備フレーム位相 変換回路に送り、予備フレーム位相変換回路における出 カフレームのフレーム位相情報と比較することにより、 出力フレームが一致しているかどうかを判断し、一致し ていなければスタッフを実行することにより、現用フレ ーム位相変換回路の出力フレームと予備フレーム位相変 換回路の出力フレームを一致させる。これにより、同一 フレーム位相のフレーム間で切り替えを行うため、瞬断 が起きることはない。

#### [0017]

【実施例】本発明の第1の実施例を図1を用いて説明す る。本実施例は、現用入力ハイウェイ11-1上の信号 のフレーム位相を変換して出力ハイウェイ14-1に出 力する現用フレーム位相変換回路31と予備入力ハイウ ェイ11-2上の信号のフレーム位相を変換して出力ハ イウェイ14-2に出力する予備フレーム位相変換回路 32と出力ハイウェイ14-1上の信号と出力ハイウェ イ14-2上の信号とから一方を選択するセレクタ10 とから構成される。現用フレーム位相変換回路31は、

記憶するバッファ1-1と、バッファ1-1に受信クロ ック(以下、CLK1-1と称する。) に従って信号を 書き込む際のアドレスを指示する書き込み制御部2-1 と、バッファ1-1から装置クロック(以下、CLK2 と称する。)に従って信号を読み出す際のアドレスを指 示する読み出し制御部3-1と、バッファ1-1に与え . る書き込みアドレスと読み出しアドレスを比較すること により両者の接近を検出した場合はバッファ1-1に対 する2度読みまたは読みとばしの実行を読み出し制御部 3-1に命令する位相比較部4-1と、バッファ1-1 10 の出力フレームのうち一部を記憶するバッファ5-1 と、バッファ5-1にCLK2に従って信号を書き込む 際のアドレスを指示する書き込み制御部6-1と、バッ ファ5-1からCLK2に従って信号を読み出す際のア ドレスを指示する読み出し制御部7-1と、バッファ5 - 1 に与える書き込みアドレスと読み出しアドレスを比 較することにより両者の接近を検出した場合はバッファ 5-1に対する2度読みまたは読みとばしによるジャス ティフィケーションの実行を読み出し制御部7-1に命 じる位相比較部8-1と、ハイウェイ13-1上の信号 20 に読み出し制御部7-1で生成されるポインタを挿入す るセレクタ9-1とにより構成される。一方、予備フレ ーム位相変換回路32は、ハイウェイ11-2上にバイ ト単位に多重された信号を記憶するバッファ1-2と、 バッファ1-2に受信クロック(以下、CLK1-2と 称する。)に従って信号を書き込む際のアドレスを指示 する書き込み制御部2-2と、バッファ1-2からCL K2に従って信号を読み出す際のアドレスを指示する読 み出し制御部3-2と、バッファ1-2に与える書き込 みアドレスと読み出しアドレスを比較することにより両 者の接近を検出した場合はバッファ1-2に対する2度 読みまたは読みとばしの判定を行う位相比較部4-2 と、バッファ1-2の出力フレームのうち一部だけを記 憶するバッファ5-2と、バッファ5-2にCLK2に 従って信号を書き込む際のアドレスを指示する書き込み 制御部6-2と、バッファ5-2からCLK2に従って 信号を読み出す際のアドレスを指示する読み出し制御部 7-2と、バッファ5-2に与える書き込みアドレスと 読み出しアドレスを比較することにより両者の接近を検 出した場合はバッファ5-2に対する2度読みまたは読 40 みとばしによるジャスティフィケーションの実行を読み 出し制御部7-2に命じる位相比較部8-2と、ハイウ ェイ13-2上の信号に読み出し制御部7-2で生成さ れるポインタを挿入するセレクタ9-2と、現用フレー ム位相変換回路31から送られてくる受信フレーム位相 信号17-1と予備フレーム位相変換回路32の受信フ レーム位相信号17-2を比較することにより現用と予 備のフレーム位相変換回路の出力フレームが一致してい るかどうかを検査し、一致していない場合はバッファ5

し制御部7-2に対して行うジャスティフィケーション 実行判定部19により構成される。また、システムは上 記現用と予備のフレーム位相変換回路からの出力のうち 一方を選択するセレクタ10とからなる。

【0018】上記実施例の動作説明の前に、処理対象と なる信号のフォーマットについて図2を用いて説明す る。本実施例で処理対象とする信号は国際電信電話諮問 委員会 (CCITT) の勧告G. 707、708、70 9に定められている同期転送モジュール・レベル・1 (以下、STM-1と称する。) フレームである。用い られるポインタの種類はアドミニストラティブ・ユニッ ト・レベル4ポインタ(以下、AU-4ポインタと称す る。) である。STM-1フレーム内にはバーチャル・ コンテナ・レベル4(以下、VC-4と称する。)が収 容され、AU-4ポインタがVC-4のSTM-1フレ ーム内での位置を示す。

【0019】図1に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM - 1 フレーム信号がフレーム同期およびバイト同期がと られている状態で8ビット並列に展開されて入力され る。書き込み制御部2-1はCLK1-1に従って動作 し、前記STM-1フレームをバッファ1-1に書き込 む際の書き込みアドレスを指示する。読み出し制御部3 - 1はCLK2に従って動作し、前記STM-1フレー ムをバッファ1-1から読み出す際の読み出しアドレス を指示する。ことでCLK1-1とCLK2の間には速 度差による位相の変動があり、その変動をバッファ1-1の2度読みまたは読みとばしによって吸収する。即 ち、位相比較部4-1が書き込みアドレスと読み出しア 30 ドレスの比較を行い、両者の接近を検出した場合は、バ ッファ1-1の2度読みまたは読みとばしの実行を、S TM-1フレームの特定位置において読み出し制御部3 - 1 に命令する。2 度読み及び読みとばし時のフレーム 構成を図3に示す。バッファ5-1はバッファ1-1の 出力STM-1フレームのうちVC-4のみを記憶す る。書き込み制御部6-1はCLK2に従ってバッファ 5-1への書き込みアドレスを指示する。読み出し制御 部7-1はCLK2に従ってバッファ5-1への読み出 しアドレスを指示する。先に述べたように、CLK1~ 1とCLK2の速度の差をバッファ1-1の2度読みま たは読みとばしにより吸収する場合、位相比較部4-1 は書き込み制御部6-1に次のように指示する。 すなわ ち、2度読みの場合は書き込み制御部6-1に対して書 き込み禁止を、読みとばしの場合は書き込み制御部6-1に対して書き込みを命じる。これらの処理および入力 信号に含まれるAUジャスティフィケーションにより。 バッファ5-1に対する書き込みアドレスと読み出しア ドレスがあらかじめ定めた基準以上に接近した場合は、 位相比較部8-1は読み出し制御部7-2に対してバッ - 2 に対する 2 度読みまたは読みとばしの指示を読み出 50 ファ 5 - 1 の 2 度読みまたは読みとばしによるジャステ

ィフィケーションの実行を指示する。また読み出し制御 部7-1はバッファ5-1から読み出されたVC-4を STM-1フレームに収容するべく、バッファ5-1か らVC-4を読み出し、さらに読み出し側のSTM-1 フレームに対するAU-4ポインタを計算し、STM-1フレームに計算したAU-4ポインタを挿入するべく セレクタ9-1に対して指示を出す。上記操作により受 信STM-1フレーム内のVC-4を装置のもつフレー ム位相に従ったSTM-1フレームに乗せ変える。予備 フレーム位相変換回路32も同様の動作を行う。また、 このようなフレーム位相変換回路が冗長構成を取る場 合、セレクタ10は現用フレーム位相変換回路31の出 カハイウェイ14-1上の信号と予備フレーム位相変換 回路32の出力ハイウェイ14-2上の信号のうち、ど ちらか一方を選択する。

【0020】セレクタ10を用いて現用から予備に無瞬 断で切り替えるためには、現用フレーム位相変換回路3 1の出力ハイウェイ14-1上の信号と予備フレーム位 相変換回路32の出力ハイウェイ14-2上の信号が同 じでなければならない。すなわち、現用フレーム位相変 換回路3 1 の出力するSTM-1 フレーム内のVC-4 の位置と予備フレーム位相変換回路32の出力するST M-1フレーム内のVC-4の位置は同じでなければな らない。そこで、現用フレーム位相変換回路31は、受 信フレーム位相を示す信号16-1をバッファ1-1に 記憶させ、CLK2により読み出すことにより、受信フ レーム位相を示す信号に対してクロック乗せ変えを行 い、出力信号17-1を予備フレーム位相変換回路32 に送る。予備フレーム位相変換回路32でも同様に受信 フレーム位相を示す信号16-2に対してクロック乗せ 変えを実行する。そして、その出力信号17-2と前記 出力信号17-1をジャスティフィケーション実行判定 部19が比較し、両者に差がある場合は、現用と予備の 出力フレームに差があると判断し、読み出し制御部7-2に対しバッファ5-2の2度読みまたは読みとばしを 命じることによりジャスティフィケーションを実行し、 予備フレーム位相変換回路32の出力STM-1フレー ム内のVC-4の位置をずらし、現用フレーム位相変換 回路31の出力STM-1フレーム内のVC-4の位置 に合わせる。

【0021】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0022】本発明の第2の実施例を図4を用いて説明 する。本実施例は、現用入力ハイウェイ11-1上の信 号のフレーム位相を変換して出力ハイウェイ14-1に 出力する現用フレーム位相変換回路31と予備入力ハイ ウェイ11-2上の信号のフレーム位相を変換して出力 ハイウェイ14-2に出力する予備フレーム位相変換回 路32と出力ハイウェイ14-1上の信号と出力ハイウ 50 レーム位相と装置のもつフレーム位相の差を計数するカ

16 ェイ14-2上の信号とから一方を選択するセレクタ1 0 とから構成される。さらに、現用フレーム位相変換回 路31は、ハイウェイ11-1上にバイト単位に多重さ れた信号を記憶するバッファ1-1と、バッファ1-1 に受信クロック(以下、CLK1-1と称する。) に従 って信号を書き込む際のアドレスを指示する書き込み制 御部2-1と、バッファ1-1から装置クロック(以 下、CLK2と称する。) に従って信号を読み出す際の アドレスを指示する読み出し制御部3-1と、バッファ 1-1に与える書き込みアドレスと読み出しアドレスを 比較することにより両者の接近を検出した場合はバッフ ァ1-1に対する2度読みまたは読みとばしの実行を読 み出し制御部3-1に対して命令する位相比較部4-1 と、バッファ1-1の出力フレームのうち一部を記憶す るパッファ5-1と、バッファ5-1にCLK2に従っ て信号を書き込む際のアドレスを指示する書き込み制御 部6-1と、バッファ5-1からCLK2に従って信号 を読み出す際のアドレスを指示する読み出し制御部7-1と、バッファ5-1に与える書き込みアドレスと読み 出しアドレスを比較することにより両者の接近を検出し た場合はバッファ5-1に対する2度読みまたは読みと ぱしによるジャスティフィケーションの実行を読み出し 制御部7-1に命じる位相比較部8-1と、ハイウェイ 13-1上の信号に読み出し制御部7-1で生成される ポインタを挿入するセレクタ9-1と、受信フレームの フレーム位相と装置のもつフレーム位相の差を計数する カウンタ20-1により構成される。一方、予備フレー ム位相変換回路32は、ハイウェイ11-2上にバイト 単位に多重された信号を記憶するバッファ1-2と、バ ッファ1-2に受信クロック(以下、CLK1-2と称 する。)に従って信号を書き込む際のアドレスを指示す る書き込み制御部2-2と、バッファ1-2からCLK 2に従って信号を読み出す際のアドレスを指示する読み 出し制御部3-2と、バッファ1-2に与える書き込み アドレスと読み出しアドレスを比較することにより両者 の接近を検出した場合はバッファ1-2に対する2度読 みまたは読みとばしの判定を行う位相比較部4-2と、 バッファ1-2の出力フレームのうち一部を記憶するバ ッファ5-2と、バッファ5-2にCLK2に従って信 号を書き込む際のアドレスを指示する書き込み制御部6 - 2 と、バッファ 5 - 2からC L K 2 に従って信号を読 み出す際のアドレスを指示する読み出し制御部7-2 と、バッファ5-2に与える書き込みアドレスと読み出

しアドレスを比較することにより両者の接近を検出した

場合はバッファ5-2に対する2度読みまたは読みとば

しによるジャスティフィケーションの実行を読み出し制

御部7-2に命じる位相比較部8-2と、ハイウェイ1

3-2上の信号に読み出し制御部7-2で生成されるボ

インタを挿入するセレクタ9-2と、受信フレームのフ

ウンタ20-2と、現用フレーム位相変換回路31から送られてくるカウンタ20-1の出力22-1とカウンタ20-2の出力22-2を比較してバッファ5-2に対する2度読みまたは読みとばしによるジャスティフィケーションの指示を読み出し制御部7-2に対して行うジャスティフィケーション実行判定部19により構成される。また、システムは上記現用と予備のフレーム位相変換回路からの出力のうち一方を選択するセレクタ10とからなる。

【0023】また、処理対象となる信号のフォーマットは第1の実施例と同様である。

【0024】図4に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM - 1 フレーム信号がフレーム同期およびバイト同期がと られている状態で8ビット並列に展開されて入力され る。書き込み制御部2-1はCLK1-1に従って動作 し、前記STM-1フレームをバッファ1-1に書き込 む際の書き込みアドレスを指示する。読み出し制御部3 -1はCLK2に従って動作し、前記STM-1フレー ムをバッファ1-1から読み出す際の読み出しアドレス を指示する。ここでCLK1-1とCLK2の間には速 度差による位相の変動があり、その変動をバッファ1-1の2度読みまたは読みとばしによって吸収する。即 ち、位相比較部4-1が書き込みアドレスと読み出しア ドレスの比較を行い、両者の接近を検出し、バッファ 1 - 1 の2 度読みまたは読みとばしの実行を、STM- 1 フレームの特定位置において読み出し制御部3-1に命 令する。2度読み及び読みとばし時のフレーム構成を図 3に示す。バッファ5-1はバッファ1-1の出力フレ ームのうちVC-4のみを記憶する。書き込み制御部6 - 1 はC L K 2 に従ってバッファ 5 - 1 への書き込みア ドレスを指示する。読み出し制御部7-1はCLK2に 従ってバッファ5-1への読み出しアドレスを指示す る。先に述べたように、CLK1-1とCLK2の速度 の差をバッファ 1-1の2 度読みまたは読みとばしによ り吸収する場合、位相比較部4-1は書き込み制御部6 - 1 に次のように指示する。すなわち、2 度読みの場合 は書き込み制御部6-1に対して書き込み禁止を、読み とばしの場合は書き込み制御部6-1に対して書き込み を命じる。これらの処理および入力信号に含まれるAU ジャスティフィケーションにより、バッファ5-1に対 する書き込みアドレスと読み出しアドレスがあらかじめ 定めた基準以上に接近した場合は、位相比較部8-1は 読み出し制御部7-2に対してバッファ5-1の2度読 みまたは読みとばしによるジャスティフィケーションの 実行を指示する。また読み出し制御部7-1はバッファ 5-1から読み出されたVC-4をSTM-1フレーム に収容するべく、バッファ5-1からVC-4を読み出 し、さらに読み出し側のSTM-1フレームに対するA

たAU-4ポインタを挿入するべくセレクタ9-1に対して指示を出す。上記操作により受信STM-1フレーム内のVC-4を装置のもつフレーム位相に従ったSTM-1フレームに乗せ変える。予備フレーム位相変換回路32も同様の動作を行う。また、このようなフレーム位相変換回路が冗長構成を取る場合、セレクタ10は現用フレーム位相変換回路31の出力ハイウェイ14-1上の信号と予備フレーム位相変換回路32の出力ハイウェイ14-2上の信号のうち、どちらか一方を選択する。

【0025】セレクタ10を用いて現用から予備に無瞬 断で切り替えるためには、現用フレーム位相変換回路3 1の出力ハイウェイ14-1上の信号と予備フレーム位 相変換回路32の出力ハイウェイ14-2上の信号が同 じでなければならない。すなわち、現用フレーム位相変 換回路31の出力するSTM-1フレーム内のVC-4 の位置と予備フレーム位相変換回路32の出力するST M-1フレーム内のVC-4の位置は同じでなければな らない。そとで、現用フレーム位相変換回路31は、受 信フレーム位相を示す信号16-1をバッファ1-1に 記憶させ、CLK2により読み出すことにより、受信フ レーム位相を示す信号16-1に対してクロック乗せ変 えを行い、出力信号17-1と装置のもつフレーム位相 21-1の差をカウンタ20-1により計数し、その出 力22-1を予備フレーム位相変換回路32に送る。予 備フレーム位相変換回路でも同様に受信フレーム位相を 示す信号16-2に対するクロック乗せ変えを実行す る。そして、その出力信号17-2と装置のもつフレー ム位相21-2の差をカウンタ20-2により計数す る。前記カウンタ20-1の出力22-1と前記カウン タ20-2の出力22-2をジャスティフィケーション 実行判定部19が比較し、両者に差がある場合は現用と 予備のフレーム位相変換回路の出力に差があると判断 し、読み出し制御部7-2に対しバッファ5-1の2度 読みまたは読みとばしを命じることによりジャスティフ ィケーションを実行し、予備フレーム位相変換回路32 の出力STM-1フレーム内のVC-4の位置をずら し、現用フレーム位相変換回路31の出力STM-1フ レーム内のVC-4の位置に合わせる。 【0026】上記処理により現用フレーム位相変換回路

とから構成される。さらに、現用フレーム位相変換回路 31は、ハイウェイ11-1上にバイト単位に多重され た信号内の一部を記憶するバッファ1-1と、バッファ 1-1に受信クロック(以下、CLK1-1と称す る。)に従って信号を書き込む際のアドレスを指示する 書き込み制御部2-1と、バッファ1-1から装置クロ ック(以下、CLK2と称する。) に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-1と、 バッファ1-1に与える書き込みアドレスと読み出しア ドレスを比較することにより両者の接近を検出した場合 10 はバッファ1-1に対する2度読みまたは読みとばしに よるジャスティフィケーションの実行を読み出し制御部 3-1に命令する位相比較部4-1と、ハイウェイ11 - 1 上の受信STM-1フレームのAU-4ポインタを 読み取ってSTM-1フレーム内のVC-4のフレーム 位相を示す信号を生成するフレーム位相検出部5-1 と、ハイウェイ12-1上の信号に読み出し制御部3-1で生成されるポインタを挿入するセレクタ6-1とに より構成される。一方、予備フレーム位相変換回路32 は、ハイウェイ11-2上にバイト単位に多重された信 20 号を記憶するバッファ1-2と、バッファ1-2に受信 クロック(CLK1-2)に従って信号の一部を書き込 む際のアドレスを指示する書き込み制御部2-2と、バ ッファ1-2からCLK2に従って信号を読み出す際の アドレスを指示する読み出し制御部3-2と、バッファ 1-2に与える書き込みアドレスと読み出しアドレスを 比較することにより両者の接近を検出した場合はバッフ ァ1-2に対する2度読みまたは読みとばしによるジャ スティフィケーションの実行を読み出し制御部3-2に 命令する位相比較部4-2と、ハイウェイ11-2上の 30 受信STM-1フレームのAU-4ポインタを読み取り STM-1フレーム内のVC-4のフレーム位相を示す 信号を生成するフレーム位相検出部5-2と、現用フレ ーム位相変換回路31の受信フレーム位相と予備フレー ム位相変換回路32の受信フレーム位相を比較すること により現用と予備の出力フレーム位相の差を検出した場 合は読み出し制御部3-2にジャスティフィケーション の実行を指示するジャスティフィケーション実行判定部 19と、ハイウェイ12-2上の信号に読み出し制御部 3-2で生成されるポインタを挿入するセレクタ6-2 とにより構成される。また、システムは上記現用と予備 のフレーム位相変換回路からの出力のうち一方を選択す るセレクタ7とからなる。

【0028】また、処理対象となる信号のフォーマット は第1の実施例と同様である。

【0029】図5に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM - 1 フレーム信号がフレーム同期およびバイト同期がと られている状態で8ビット並列に展開されて入力され

-4のみを記憶する。書き込み制御部2-1はCLK1 -1に従って動作し、前記VC-4をバッファ1-1に 書き込む際の書き込みアドレスを指示する。読み出し制 御部3-1はCLK2に従って動作し、前記VC-4を 装置のもつフレーム位相にしたがったSTM-1フレー ムに乗せ変えるべくVC-4をバッファ1-1から読み 出す際の読み出しアドレスを指示する。ここでCLK1 - 1 とC L K 2 の間には速度差による位相の変動があ り、その変動をバッファ1-1の2度読みまたは読みと ばしによって吸収する。即ち、バッファ1-1に与える 書き込みアドレスと読み出しアドレスの比較を位相比較 部4-1が行い、両者の接近を検出した場合は、バッフ ァ1-1の2度読みまたは読みとばしによるジャスティ フィケーションの実行を、STM-1フレームの特定位 置において、読み出し制御部3-1に命令する。また読 み出し制御部3-1はバッファ1-1から読み出された VC-4をSTM-1フレームに収容するべく、バッフ ァ1-1からVC-4を読み出し、さらに読み出し側の STM-1フレームに対するAU-4ポインタを計算 し、STM-1フレームに計算したAU-4ポインタを 挿入するべくセレクタ6-1に対して指示を出す。上記 操作により受信STM-1フレーム内のVC-4を装置 のもつフレーム位相に従ったSTM-1フレームに乗せ 変える。予備フレーム位相変換回路32も同様の動作を 行う。また、とのようなフレーム位相変換回路が冗長構 成をとる場合、セレクタ7は現用フレーム位相変換回路 31の出力ハイウェイ13-1上の信号と予備フレーム 位相変換回路32の出力ハイウェイ13-2上の信号の うち、どちらか一方を選択する。

【0030】セレクタ7を用いて現用から予備に無瞬断 で切り替えるためには、現用フレーム位相変換回路31 の出力ハイウェイ13-1上の信号と予備フレーム位相 変換回路32の出力ハイウェイ13-2上の信号が同じ でなければならない。すなわち、現用フレーム位相変換 回路31の出力するSTM-1フレーム内のVC-4の 位置と予備フレーム位相変換回路32の出力するSTM - 1 フレーム内のVC-4の位置は同じでなければなら ない。そこで、現用フレーム位相変換回路31のフレー ム位相検出部5-1は、受信STM-1フレーム内のV C-4のフレーム位相をAU-4ポインタを読み取るこ とにより検出し、そのVC-4のフレーム位相を示す信 号16-1をバッファ1-1に記憶させ、CLK2によ り読み出すことにより、受信VC-4のフレーム位相を 示す信号16-1に対してクロック乗せ変えを行い、出 力信号17-1を予備フレーム位相変換回路32に送 る。予備フレーム位相変換回路32でも同様に受信VC - 4 のフレーム位相を示す信号16 - 2 に対してクロッ ク乗せ変えを実行する。そして、その出力信号17-2 と前記出力信号17-1をジャスティフィケーション実 る。バッファ1-1は前記STM-1フレーム内のVC 50 行判定部19が比較し、両者に差がある場合は現用と予

備のフレーム位相変換回路の出力フレームに差があると 判断し、読み出し制御部3-2に対しバッファ1-2の 2度読みまたは読みとばしを命じることによりジャステ ィフィケーションを実行し、予備フレーム位相変換回路 32の出力STM-1フレーム内のVC-4の位置をず らし、現用フレーム位相変換回路31の出力STM-1 フレーム内のVC-4の位置に合わせる。

【0031】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0032】本発明の第4の実施例を図6を用いて説明 する。本実施例は、現用入力ハイウェイ11-1上の信 号のフレーム位相を変換して出力ハイウェイ13-1に 出力する現用フレーム位相変換回路31と予備入力ハイ ウェイ11-2上の信号のフレーム位相を変換して出力 ハイウェイ13-2に出力する予備フレーム位相変換回 路32と出力ハイウェイ13-1上の信号と出力ハイウ ェイ13-2上の信号とから一方を選択するセレクタ7 とから構成される。さらに、現用フレーム位相変換回路 31は、ハイウェイ11-1上にバイト単位に多重され 20 た信号内の一部を記憶するバッファ1-1と、バッファ 1-1に受信クロック(以下、CLK1-1と称す る。)に従って信号を書き込む際のアドレスを指示する 書き込み制御部2-1と、バッファ1-1から装置クロ ック(以下、CLK2と称する。)に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-1と、 バッファ1-1に与える書き込みアドレスと読み出しア ドレスを比較することにより両者の接近を検出した場合 はバッファ1-1に対する2度読みまたは読みとばしに よるジャスティフィケーションの実行を読み出し制御部 3-1に命令する位相比較部4-1と、ハイウェイ11 - 1 上の受信STM- 1 フレームのA U - 4 ポインタを 読み取ってSTM-1フレーム内のVC-4のフレーム 位相を示す信号を生成するフレーム位相検出部5-1 と、受信フレーム位相と装置のもつフレーム位相の差を 計数するカウンタ20-1と、ハイウェイ12-1上の 信号に読み出し制御部3-1で生成されるポインタを挿 入するセレクタ6-1とにより構成される。一方、予備 フレーム位相変換回路32は、ハイウェイ11-2上に バイト単位に多重された信号を記憶するバッファ1-2 と、バッファ1 - 2 に受信クロック (CLK1-2) に 従って信号の一部を書き込む際のアドレスを指示する書 き込み制御部2-2と、バッファ1-2からCLK2に 従って信号を読み出す際のアドレスを指示する読み出し 制御部3-2と、バッファ1-2に与える書き込みアド レスと読み出しアドレスを比較することにより両者の接 近を検出した場合はバッファ1-2に対する2度読みま たは読みとばしによるジャスティフィケーションの実行 を読み出し制御部3-2に命令する位相比較部4-2 と、ハイウェイ11-2上の受信STM-1フレームの「50」ち、どちらか一方を選択する。

AU-4ポインタを読み取りSTM-1フレーム内のV C-4のフレーム位相を示す信号を生成するフレーム位 相検出部5-2と、受信フレーム位相と装置のもつフレ ーム位相の差を計数するカウンタ20-2と、現用フレ ーム位相変換回路31のカウンタ20-1の出力と予備 フレーム位相変換回路32のカウンタ20-2の出力を 比較することにより現用と予備の出力フレーム位相の差 を検出した場合は読み出し制御部3-2にジャスティフ ィケーションの実行を指示するジャスティフィケーショ ン実行判定部19と、ハイウェイ12-2上の信号に読 み出し制御部3-2で生成されるポインタを挿入するセ レクタ6-2とにより構成される。また、システムは上 記現用と予備のフレーム位相変換回路からの出力のうち 一方を選択するセレクタ7とからなる。

【0033】また、処理対象となる信号のフォーマット は第1の実施例と同様である。

【0034】図6に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM - 1 フレーム信号がフレーム同期およびバイト同期がと られている状態で8ビット並列に展開されて入力され る。バッファ1-1は前記STM-1フレーム内のVC - 4 のみを記憶する。書き込み制御部2-1はCLK1 - 1に従って動作し、前記VC-4をバッファ1-1に 書き込む際の書き込みアドレスを指示する。読み出し制 御部3-1はCLK2に従って動作し、前記VC-4を 装置のもつフレーム位相にしたがったSTM-1フレー ムに乗せ変えるべくVC-4をバッファ1-1から読み 出す際の読み出しアドレスを指示する。ここでCLK1 - 1 と C L K 2 の間には速度差による位相の変動があ 30 り、その変動をバッファ1-1の2度読みまたは読みと ばしによるジャスティフィケーションで吸収する。即 ち、バッファ1-1に与える書き込みアドレスと読み出 しアドレスの比較を位相比較部4-1が行い、両者の接 近を検出した場合は、バッファ1-1の2度読みまたは 読みとばしの実行を、STM-1フレームの特定位置に おいて、読み出し制御部3-1に命令する。また読み出 し制御部3-1はバッファ1-1から読み出されたVC - 4 をS T M - 1 フレームに収容するべく、バッファ 1 -1からVC-4を読み出し、さらに読み出し側のST 40 M-1フレームに付加するAU-4ポインタを計算し、 STM-1フレームに計算したAU-4ポインタを挿入 するべくセレクタ6-1に対して指示を出す。上記操作 により受信STM-1フレーム内のVC-4を装置のも つフレーム位相に従ったSTM-1フレームに乗せ変え る。予備フレーム位相変換回路32も同様の動作を行 う。また、このようなフレーム位相変換回路が冗長構成 をとる場合、セレクタ7は現用フレーム位相変換回路3 1の出力ハイウェイ13-1上の信号と予備フレーム位 相変換回路32の出力ハイウェイ13-2上の信号のう

バッファ1-1に与える書き込みアドレスと読み出しア

24

【0035】セレクタ7を用いて現用から予備に無瞬断 で切り替えるためには、現用フレーム位相変換回路31 の出力ハイウェイ13-1上の信号と予備フレーム位相 変換回路32の出力ハイウェイ13-2上の信号が同じ でなければならない。すなわち、現用フレーム位相変換 回路31の出力するSTM-1フレーム内のVC-4の 位置と予備フレーム位相変換回路32の出力するSTM - 1 フレーム内のVC - 4 の位置は同じでなければなら ない。そこで、現用フレーム位相変換回路31のフレー ム位相検出部5-1は、受信STM-1フレーム内のV C-4のフレーム位相をAU-4ポインタを読み取るこ とにより検出し、そのVC-4のフレーム位相を示す信 号16-1をバッファ1-1に記憶させ、CLK2によ り読み出すことにより、受信VC-4のフレーム位相を 示す信号16-1に対するクロック乗せ変えを行う。さ らに、その出力信号17-1と装置フレーム位相21-1の差をカウンタ20-1が計数し、その出力22-1 を予備フレーム位相変換回路32に送る。予備フレーム 位相変換回路32でも同様に受信VC-4のフレーム位 相を示す信号16-2に対してクロック乗せ変えを実行 20 する。そして、その出力信号17-2と装置フレーム位 相21-2の差をカウンタ20-2が計数し、その出力 22-2と前記22-1をジャスティフィケーション実 行判定部19が比較し、両者に差がある場合は現用と予 備の出力フレームに差があると判断し、読み出し制御部 3-2に対しバッファ1-2の2度読みまたは読みとば しを命じることによりジャスティフィケーションを実行 し、予備フレーム位相変換回路32の出力STM-1フ レーム内のVC-4の位置をずらし、現用フレーム位相 変換回路31の出力STM-1フレーム内のVC-4の 30 位置に合わせる。

【0036】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0037】本発明の第5の実施例を図7を用いて説明 する。本実施例は、現用入力ハイウェイ11-1上の信 号のフレーム位相を変換して出力ハイウェイ13-1に 出力する現用フレーム位相変換回路31と予備入力ハイ ウェイ11-2上の信号のフレーム位相を変換して出力 路32と出力ハイウェイ13-1上の信号と出力ハイウ ェイ13-2上の信号とから一方を選択するセレクタ7 とから構成される。さらに、現用フレーム位相変換回路 31は、ハイウェイ11-1上にバイト単位に多重され た信号内の一部を記憶するバッファ1-1と、バッファ 1-1に受信クロック(以下、CLK1-1と称す る。) に従って信号を書き込む際のアドレスを指示する 書き込み制御部2-1と、バッファ1-1から装置クロ ック(以下、CLK2と称する。) に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-1と、

ドレスを比較することにより両者の接近を検出した場合 はバッファ1-1に対する2度読みまたは読みとばしに よるジャスティフィケーションの実行を読み出し制御部 3-1に命令する位相比較部4-1と、ハイウェイ12 - 1上の信号に読み出し制御部3-1で生成されるポイ ンタを挿入するセレクタ6-1とにより構成される。 【0038】一方、予備フレーム位相変換回路32は、 ハイウェイ11-2上にバイト単位に多重された信号を 記憶するバッファ1-2と、バッファ1-2に受信クロ ック(CLK1-2)に従って信号の一部を書き込む際 のアドレスを指示する書き込み制御部2-2と、バッフ ァ1-2からCLK2に従って信号を読み出す際のアド レスを指示する読み出し制御部3-2と、バッファ1-2に与える書き込みアドレスと読み出しアドレスを比較 することにより両者の接近を検出した場合はバッファ 1 -2に対する2度読みまたは読みとばしによるジャステ ィフィケーションの実行を読み出し制御部3-2に命令 する位相比較部4-2と、現用フレーム位相変換回路3 1の出力フレームのAU-4ポインタ値と予備フレーム 位相変換回路32の出力フレームのAU-4ポインタ値 を比較することにより現用と予備の出力フレーム位相の 差を検出した場合は読み出し制御部3-2にジャスティ フィケーションの実行を指示するジャスティフィケーシ ョン実行判定部19と、ハイウェイ12-2上の信号に 読み出し制御部3-2で生成されるボインタを挿入する

【0039】また、システムは上記現用と予備のフレー ム位相変換回路からの出力のうち一方を選択するセレク タ7とからなる。

セレクタ6-2とにより構成される。

【0040】また、処理対象となる信号のフォーマット は第1の実施例と同様である。

【0041】図6に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM - 1 フレーム信号がフレーム同期およびバイト同期がと られている状態で8ビット並列に展開されて入力され る。バッファ1-1は前記STM-1フレーム内のVC -4のみを記憶する。書き込み制御部2-1はCLK1 - 1に従って動作し、前記VC-4をバッファ1-1に ハイウェイ13-2に出力する予備フレーム位相変換回 40 書き込む際の書き込みアドレスを指示する。読み出し制 御部3-1はCLK2に従って動作し、前記VC-4を 装置のもつフレーム位相にしたがったSTM-1フレー ムに乗せ変えるべくVC-4をバッファ1-1から読み 出す際の読み出しアドレスを指示する。 ここでCLK1 - 1 とCLK2の間には速度差による位相の変動があ り、その変動をバッファ1-1の2度読みまたは読みと ばしによるジャスティフィケーションで吸収する。即 ち、バッファ1-1に与える書き込みアドレスと読み出 しアドレスの比較を位相比較部4-1が行い、両者の接 50 近を検出した場合は、バッファ1-1の2度読みまたは

26

読みとばしの実行を、STM-1フレームの特定位置に おいて、読み出し制御部3-1に命令する。また読み出 し制御部3-1はバッファ1-1から読み出されたVC -4をSTM-1フレームに収容するべく、バッファ1 - 1からVC-4を読み出し、さらに読み出し側のST M-1フレームに付加するAU-4ポインタを計算し、 STM-1フレームに計算したAU-4ポインタを挿入 するべくセレクタ6-1に対して指示を出す。上記操作 により受信STM-1フレーム内のVC-4を装置のも つフレーム位相に従ったSTM-1フレームに乗せ変え 10 る。予備フレーム位相変換回路32も同様の動作を行 う。また、このようなフレーム位相変換回路が冗長構成 をとる場合、セレクタ7は現用フレーム位相変換回路3 1の出力ハイウェイ13-1上の信号と予備フレーム位 相変換回路32の出力ハイウェイ13-2上の信号のう ち、どちらか一方を選択する。

【0042】セレクタ7を用いて現用から予備に無瞬断 で切り替えるためには、現用フレーム位相変換回路31 の出力ハイウェイ13-1上の信号と予備フレーム位相 変換回路32の出力ハイウェイ13-2上の信号が同じ でなければならない。すなわち、現用フレーム位相変換 回路31の出力するSTM-1フレーム内のVC-4の 位置と予備フレーム位相変換回路32の出力するSTM - 1 フレーム内のVC - 4 の位置は同じでなければなら ない。そこで、現用フレーム位相変換回路31のフレー ム位相検出部5-1は、受信STM-1フレーム内のV C-4のフレーム位相をAU-4ポインタを読み取ると とにより検出し、そのVC-4のフレーム位相を示す信 号16-1をバッファ1-1に記憶させ、CLK2によ り読み出すことにより、受信VC-4のフレーム位相を 示す信号16-1に対するクロック乗せ変えを行う。さ らに、その出力信号17-1と装置フレーム位相21-1の差をカウンタ20-1が計数し、その出力22-1 を予備フレーム位相変換回路32に送る。予備フレーム 位相変換回路32でも同様に受信VC-4のフレーム位 相を示す信号16-2に対してクロック乗せ変えを実行 する。そして、その出力信号17-2と装置フレーム位 相21-2の差をカウンタ20-2が計数し、その出力 22-2と前記22-1をジャスティフィケーション実 行判定部19が比較し、両者に差がある場合は現用と予 備の出力フレームに差があると判断し、読み出し制御部 3-2に対しバッファ1-2の2度読みまたは読みとば しを命じることによりジャスティフィケーションを実行 し、予備フレーム位相変換回路32の出力STM-1フ レーム内のVC-4の位置をずらし、現用フレーム位相 変換回路31の出力STM-1フレーム内のVC-4の 位置に合わせる。

【0043】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0044】本発明の第5の実施例を図7を用いて説明 する。本実施例は、現用入力ハイウェイ11-1上の信 号のフレーム位相を変換して出力ハイウェイ13-1に 出力する現用フレーム位相変換回路31と予備入力ハイ ウェイ11-2上の信号のフレーム位相を変換して出力 ハイウェイ13-2に出力する予備フレーム位相変換回 路32と出力ハイウェイ13-1上の信号と出力ハイウ ェイ13-2上の信号とから一方を選択するセレクタ7 とから構成される。さらに、現用フレーム位相変換回路 31は、ハイウェイ11-1上にバイト単位に多重され た信号内の一部を記憶するバッファ1-1と、バッファ 1-1に受信クロック(以下、CLK1-1と称す る。)に従って信号を書き込む際のアドレスを指示する 書き込み制御部2-1と、バッファ1-1から装置クロ ック(以下、CLK2と称する。)に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-1と、 バッファ1-1に与える書き込みアドレスと読み出しア ドレスを比較することにより両者の接近を検出した場合 はバッファ1-1に対する2度読みまたは読みとばしに よるジャスティフィケーションの実行を読み出し制御部 3-1に命令する位相比較部4-1と、ハイウェイ12 - 1上の信号に読み出し制御部3-1で生成されるポイ ンタを挿入するセレクタ6-1とにより構成される。-方、予備フレーム位相変換回路32は、ハイウェイ11 -2上にバイト単位に多重された信号を記憶するバッフ ァ1-2と、バッファ1-2に受信クロック(CLK 1 -2)に従って信号の一部を書き込む際のアドレスを指 示する書き込み制御部2-2と、バッファ1-2からC LK2に従って信号を読み出す際のアドレスを指示する 読み出し制御部3-2と、バッファ1-2に与える書き 込みアドレスと読み出しアドレスを比較することにより 両者の接近を検出した場合はバッファ1-2に対する2 度読みまたは読みとばしによるジャスティフィケーショ ンの実行を読み出し制御部3-2に命令する位相比較部 4-2と、現用フレーム位相変換回路31の出力フレー ムのAU-4ポインタ値と予備フレーム位相変換回路3 2の出力フレームのAU-4ポインタ値を比較すること により現用と予備の出力フレーム位相の差を検出した場 合は読み出し制御部3-2にジャスティフィケーション の実行を指示するジャスティフィケーション実行判定部 19と、ハイウェイ12-2上の信号に読み出し制御部 3-2で生成されるポインタを挿入するセレクタ6-2 とにより構成される。また、システムは上記現用と予備 のフレーム位相変換回路からの出力のうち一方を選択す るセレクタ7とからなる。

【0045】また、処理対象となる信号のフォーマットは第1の実施例と同様である。

【0046】図7に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM 50 -1フレーム信号がフレーム同期およびバイト同期がと

られている状態で8ビット並列に展開されて入力され る。バッファ1-1は前記STM-1フレーム内のVC -4のみを記憶する。書き込み制御部2-1はCLK1 - 1に従って動作し、前記VC-4をバッファ1-1に 書き込む際の書き込みアドレスを指示する。読み出し制 御部3-1はCLK2に従って動作し、前記VC-4を 装置のもつフレーム位相にしたがったSTM-1フレー ムに乗せ変えるべくVC-4をバッファ1-1から読み 出す際の読み出しアドレスを指示する。ことでCLK 1 - 1 とCLK2の間には速度差による位相の変動があ り、その変動をバッファ1-1の2度読みまたは読みと ぱしによるジャスティフィケーションで吸収する。即 ち、バッファ1-1に与える書き込みアドレスと読み出 しアドレスの比較を位相比較部4-1が行い、両者の接 近を検出した場合は、バッファ1-1の2度読みまたは 読みとばしによるジャスティフィケーションの実行を、 STM-1フレームの特定位置において、読み出し制御 部3-1に命令する。また読み出し制御部3-1はバッ ファ1-1から読み出されたVC-4をSTM-1フレ ームに収容するべく、バッファ1-1からVC-4を読 20 み出し、さらに読み出し側のSTM-1フレームに対す るAU-4ポインタを計算し、STM-1フレームに計 算したAU-4ポインタを挿入するべくセレクタ6-1 に対して指示を出す。上記操作により受信STM-1フ レーム内のVC-4を装置のもつフレーム位相に従った STM-1フレームに乗せ変える。予備フレーム位相変 換回路32も同様の動作を行う。また、このようなフレ ーム位相変換回路が冗長構成をとる場合、セレクタ7は 現用フレーム位相変換回路31の出力ハイウェイ13-1上の信号と予備フレーム位相変換回路32の出力ハイ ウェイ13-2上の信号のうち、どちらか一方を選択す

【0047】セレクタ7を用いて現用から予備に無瞬断 で切り替えるためには、現用フレーム位相変換回路31 の出力ハイウェイ13-1上の信号と予備フレーム位相 変換回路32の出力ハイウェイ13-2上の信号が同じ でなければならない。すなわち、現用フレーム位相変換 回路31の出力するSTM-1フレーム内のVC-4の 位置と予備フレーム位相変換回路32の出力するSTM - 1 フレーム内のVC-4 の位置は同じでなければなら ない。そとで、現用フレーム位相変換回路31は、出力 STM-1フレーム内のVC-4のフレーム位相を示す AU-4ポインタを予備フレーム位相変換回路32に送 る。予備フレーム位相変換回路32では、現用フレーム 位相変換回路31から送られてきたAU-4ポインタ値 と予備フレーム位相変換回路32の出力フレームのAU - 4 ポインタ値をジャスティフィケーション実行判定部 19が比較し、両者が異なっていた場合は、現用と予備 の出力フレームに差があると判断し、読み出し制御部3 -2に対しバッファ1-2の2度読みまたは読みとばし によるジャスティフィケーションを命じることにより、 予備フレーム位相変換回路32の出力STM-1フレーム内のVC-4の位置をずらし、現用フレーム位相変換回路31の出力STM-1フレーム内のVC-4の位置に合わせる。

【0048】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0049】本発明の第6の実施例を図8を用いて説明 する。本実施例は、現用入力ハイウェイ11-1上の信 号のフレーム位相を変換して出力ハイウェイ13-1に 出力する現用フレーム位相変換回路31と予備入力ハイ ウェイ11-2上の信号のフレーム位相を変換して出力 ハイウェイ13-2に出力する予備フレーム位相変換回 路32と出力ハイウェイ13-1上の信号と出力ハイウ ェイ13-2上の信号とから一方を選択するセレクタ7 とから構成される。さらに、現用フレーム位相変換回路 31は、ハイウェイ11-1上にバイト単位に多重され た信号内の一部を記憶するバッファーー」と、バッファ 1-1に受信クロック(以下、CLK1-1と称す る。) に従って信号を書き込む際のアドレスを指示する 書き込み制御部2-1と、バッファ1-1から装置クロ ック(以下、CLK2と称する。)に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-1と、 バッファ1-1に与える書き込みアドレスと読み出しア ドレスを比較することにより両者の接近を検出した場合 はバッファ1-1に対する2度読みまたは読みとばしに よるジャスティフィケーション要求を出す位相比較部4 - 1 と、現用と予備のフレーム位相変換回路のジャステ ィフィケーション要求信号23-1および23-2の両 方を受信した場合にバッファ1-1に対する2度読みま たは読みとばしによるジャスティフィケーションを読み 出し制御部3-1に対して命令するジャスティフィケー ション実行判定部19-1と、ハイウェイ12-1上の 信号に読み出し制御部3-1で生成されるポインタを挿 入するセレクタ6-1とにより構成される。一方、予備 フレーム位相変換回路32は、ハイウェイ11-2上に バイト単位に多重された信号を記憶するバッファ1-2 と、バッファ1-2に受信クロック (CLK1-2) に 従って信号の一部を書き込む際のアドレスを指示する書 き込み制御部2-2と、バッファ1-2からCLK2に 従って信号を読み出す際のアドレスを指示する読み出し 制御部3-2と、バッファ1-2に与える書き込みアド レスと読み出しアドレスを比較することにより両者の接 近を検出した場合はバッファ1-2に対する2度読みま たは読みとばしの要求を出す位相比較部4-2と、現用 と予備のフレーム位相変換回路のジャスティフィケーシ ョン要求信号23-1および23-2の両方を受信した 場合にバッファ1-2に対する2度読みまたは読みとば 50 しを読み出し制御部3-2に対して命令するジャスティ

フィケーション実行判定部19-2と、ハイウェイ12 -2上の信号に読み出し制御部3-2で生成されるポイ ンタを挿入するセレクタ6-2とにより構成される。ま た、システムは上記現用と予備のフレーム位相変換回路 からの出力のうち一方を選択するセレクタ7とからな

【0050】また、処理対象となる信号のフォーマット は第1の実施例と同様である。

【0051】図8に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM 10 - 1 フレーム信号がフレーム同期およびバイト同期がと られている状態で8ビット並列に展開されて入力され る。バッファ1-1は前記STM-1フレーム内のVC - 4 のみを記憶する。書き込み制御部2- 1 はC L K 1 -1に従って動作し、前記VC-4をバッファ1-1に 書き込む際の書き込みアドレスを指示する。読み出し制 御部3-1はCLK2に従って動作し、前記VC-4を 装置のもつフレーム位相にしたがったSTM-1フレー ムに乗せ変えるべくVC-4をバッファ1-1から読み 出す際の読み出しアドレスを指示する。 C C C L K 1 -1とCLK2の間には速度差による位相の変動があ り、その変動をバッファ1-1の2度読みまたは読みと ばしによるジャスティフィケーションを実行することに よって吸収する。また読み出し制御部3-1はバッファ 1-1から読み出されたVC-4をSTM-1フレーム に収容するべく、バッファ1-1からVC-4を読み出 し、さらに読み出し側のSTM-1フレームに対するA U-4ポインタを計算し、STM-1フレームに計算し たAU-4ポインタを挿入するべくセレクタ6-1に対 して指示を出す。上記操作により受信STM-1フレー ム内のVC-4を装置のもつフレーム位相に従ったST M-1フレームに乗せ変える。予備フレーム位相変換回 路32も同様の動作を行う。また、このようなフレーム 位相変換回路が冗長構成をとる場合、セレクタ7は現用 フレーム位相変換回路31の出力ハイウェイ13-1上 の信号と予備フレーム位相変換回路32の出力ハイウェ イ13-2上の信号のうち、どちらか一方を選択する。 【0052】セレクタ7を用いて現用から予備に無瞬断 で切り替えるためには、現用フレーム位相変換回路31 の出力ハイウェイ13-1上の信号と予備フレーム位相 40 変換回路32の出力ハイウェイ13-2上の信号が同じ でなければならない。すなわち、現用フレーム位相変換 回路31の出力するSTM-1フレーム内のVC-4の 位置と予備フレーム位相変換回路32の出力するSTM - 1 フレーム内のVC-4 の位置は同じでなければなら ない。そのためには、現用フレーム位相変換回路31と 予備フレーム位相変換回路32は常に同じ動作をする必 要がある。すなわち、現用フレーム位相変換回路31と 予備フレーム位相変換回路32は同時にジャスティフィ ケーションを実行しなければならない。そこで位相比較 50 に受信クロック(CLK1-2)に従って信号の一部を

部4-1は、バッファ1-1に与える書き込みアドレス と読み出しアドレスがあらかじめ定めた基準以上に接近 した場合はジャスティフィケーション実行判定部19-1と19-2にジャスティフィケーション要求信号23 - 1を出す。また、位相比較部4-2は、バッファ1-2に与える書き込みアドレスと読み出しアドレスがあら かじめ定めた基準以上に接近した場合はジャスティフィ ケーション実行判定部19-1と19-2にジャスティ フィケーション要求信号23-2を出す。ジャスティフ ィケーション実行判定部19-1は、ジャスティフィケ ーション要求信号23-1と23-2の両方を受信した 場合に、読み出し制御部3-1に対してジャスティフィ ケーションの実行を命令する。ジャスティフィケーショ ン実行判定部19-2は、ジャスティフィケーション要 求信号23-1と23-2の両方を受信した場合に、読 み出し制御部3-2に対してジャスティフィケーション の実行を命令する。これにより、現用フレーム位相変換 回路31と予備フレーム位相変換回路32の両方が一斉 にジャスティフィケーションを実行できるので、両者の 出力フレームを常に一致させることができる。

【0053】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0054】本発明の第7の実施例を図9を用いて説明 する。本実施例は、現用入力ハイウェイ11-1上の信 号のフレーム位相を変換して出力ハイウェイ13-1に 出力する現用フレーム位相変換回路31と予備入力ハイ ウェイ11-2上の信号のフレーム位相を変換して出力 ハイウェイ13-2に出力する予備フレーム位相変換回 路32と出力ハイウェイ13-1上の信号と出力ハイウ ェイ13-2上の信号とから一方を選択するセレクタ7 とから構成される。さらに、現用フレーム位相変換回路 31は、ハイウェイ11-1上にバイト単位に多重され た信号内の一部を記憶するバッファ1-1と、バッファ 1-1に受信クロック(以下、CLK 1-1と称す る。) に従って信号を書き込む際のアドレスを指示する 書き込み制御部2-1と、バッファ1-1から装置クロ ック(以下、CLK2と称する。) に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-1と、 バッファ1-1に与える書き込みアドレスと読み出しア ドレスを比較することにより両者の接近を検出した場合 はバッファ1-1に対する2度読みまたは読みとばしに よるジャスティフィケーション要求を読み出し制御部3 - 1と予備フレーム位相変換回路32に出す位相比較部 4-1と、ハイウェイ12-1上の信号に読み出し制御 部3-1で生成されるポインタを挿入するセレクタ6-1とにより構成される。一方、予備フレーム位相変換回 路32は、ハイウェイ11-2上にバイト単位に多重さ れた信号を記憶するバッファ1-2と、バッファ1-2

書き込む際のアドレスを指示する書き込み制御部2-2 と、バッファ1-2からCLK2に従って信号を読み出 す際のアドレスを指示する読み出し制御部3-2と、バ ッファ1-2に与える書き込みアドレスと読み出しアド レスを比較することにより両者の接近を検出した場合は バッファ1-2に対する2度読みまたは読みとばしの要 求を出す位相比較部4-2と、現用と予備のフレーム位 相変換回路のジャスティフィケーション要求信号23-1および23-2のどちらかを受信した場合にバッファ 1-2に対する2度読みまたは読みとばしを読み出し制 10 御部3-2に対して命令するジャスティフィケーション 実行判定部19と、ハイウェイ12-2上の信号に読み 出し制御部3-2で生成されるポインタを挿入するセレ クタ6-2とにより構成される。また、システムは上記 現用と予備のフレーム位相変換回路からの出力のうち一 方を選択するセレクタ7とからなる。

【0055】また、処理対象となる信号のフォーマット は第1の実施例と同様である。

【0056】図9に戻り、現用フレーム位相変換回路3 1の動作を説明する。ハイウェイ11-1からはSTM 20 - 1 フレーム信号がフレーム同期およびバイト同期がと られている状態で8ビット並列に展開されて入力され る。バッファ1-1は前記STM-1フレーム内のVC - 4のみを記憶する。書き込み制御部2-1はCLK1 - 1 に従って動作し、前記VC-4をバッファ1-1に 書き込む際の書き込みアドレスを指示する。読み出し制 御部3-1はCLK2に従って動作し、前記VC-4を 装置のもつフレーム位相にしたがったSTM-1フレー ムに乗せ変えるべくVC-4をバッファ1-1から読み 出す際の読み出しアドレスを指示する。CCでCLK1 - 1 と C L K 2 の間には速度差による位相の変動があ り、その変動をバッファ1-1の2度読みまたは読みと ばしによるジャスティフィケーションを実行することに よって吸収する。また読み出し制御部3-1はバッファ 1-1から読み出されたVC-4をSTM-1フレーム に収容するべく、バッファ1-1からVC-4を読み出 し、さらに読み出し側のSTM-1フレームに対するA U-4ポインタを計算し、STM-1フレームに計算し たAU-4ポインタを挿入するべくセレクタ6-1に対 して指示を出す。上記操作により受信STM-1フレー ム内のVC-4を装置のもつフレーム位相に従ったST M-1フレームに乗せ変える。予備フレーム位相変換回 路32も同様の動作を行う。また、このようなフレーム 位相変換回路が冗長構成をとる場合、セレクタ7は現用 フレーム位相変換回路31の出力ハイウェイ13~1上 の信号と予備フレーム位相変換回路32の出力ハイウェ イ13-2上の信号のうち、どちらか一方を選択する。 【0057】セレクタ7を用いて現用から予備に無瞬断 で切り替えるためには、現用フレーム位相変換回路31

変換回路32の出力ハイウェイ13-2上の信号が同じ でなければならない。すなわち、現用フレーム位相変換 回路31の出力するSTM-1フレーム内のVC-4の 位置と予備フレーム位相変換回路32の出力するSTM -1フレーム内のVC-4の位置は同じでなければなら ない。そのためには、現用フレーム位相変換回路31と 予備フレーム位相変換回路32は常に同じ動作をする必 要がある。すなわち、現用フレーム位相変換回路31と 予備フレーム位相変換回路32は同時にジャスティフィ ケーションを実行しなければならない。そこで位相比較 部4-1は、バッファ1-1に与える書き込みアドレス と読み出しアドレスがあらかじめ定めた基準以上に接近 した場合は読み出し制御部3-1とジャスティフィケー ション実行判定部19にジャスティフィケーション要求 信号23-1を出す。また、位相比較部4-2は、バッ ファ1-2に与える書き込みアドレスと読み出しアドレ スがあらかじめ定めた基準以上に接近した場合はジャス ティフィケーション実行判定部19にジャスティフィケ ーション要求信号23-2を出す。ジャスティフィケー ション実行判定部19は、通常はジャスティフィケーシ ョン要求信号23-1を受信した場合に、読み出し制御 部3-2に対してジャスティフィケーションの実行を命 令する。また、予備から現用に切り替えられた場合、ジ ャスティフィケーション実行判定部19は、ジャスティ フィケーション要求信号23-2を受信した場合に、読 み出し制御部3-2に対してジャスティフィケーション の実行を命令する。つまり、予備フレーム位相変換回路」 32においては、位相比較部4-2の判断によるジャス ティフィケーションの実行と現用フレーム位相変換回路 31の命令によるジャスティフィケーションの実行の両 方が可能である。これにより、現用フレーム位相変換回 路31と予備フレーム位相変換回路32の両方が一斉に ジャスティフィケーションを実行できるので両者の出力 フレーム常にを一致させることができる。

【0058】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0059】本発明の第8の実施例を図10を用いて説 明する。本実施例は、現用入力ハイウェイ11-1上の 信号のフレーム位相を変換して出力ハイウェイ13-1 に出力する現用フレーム位相変換回路31と予備入力ハ イウェイ11-2上の信号のフレーム位相を変換して出 カハイウェイ13-2に出力する予備フレーム位相変換 回路32と出力ハイウェイ13-1上の信号と出力ハイ ウェイ13-2上の信号とから一方を選択するセレクタ 7とから構成される。さらに、現用フレーム位相変換回 路31は、ハイウェイ11-1上にバイト単位に多重さ れた信号内の一部を記憶するバッファ 1-1と、バッフ ァ1-1に受信クロック(以下、CLK1-1と称す の出力ハイウェイ13-1上の信号と予備フレーム位相 50 る。) に従って信号を書き込む際のアドレスを指示する

書き込み制御部2-1と、バッファ1-1から装置クロ ック(以下、CLK2と称する。)に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-1と、 バッファ 1-1 に与える書き込みアドレスと読み出しア ドレスを比較することにより両者の接近を検出した場合 はバッファ1-1に対する2度読みまたは読みとばしに よるジャスティフィケーション要求を出す位相比較部4 - 1と、現用と予備のフレーム位相変換回路のジャステ ィフィケーション要求信号23-1または24-1のい ずれかを受信した場合にバッファ1-1に対する2度読 10 みまたは読みとばしによるジャスティフィケーションを 読み出し制御部3-1に対して命令するジャスティフィ ケーション実行判定部19-1と、現用フレーム位相変 換回路31の出力フレームのAU-4ポインタ値を表示 するポインタ表示部25-1と、ジャスティフィケーシ ョンの実行要求信号24-1を外部からの指示により出 力するジャスティフィケーション指示部26-1と、ハ イウェイ12-1上の信号に読み出し制御部3-1で生 成されるポインタを挿入するセレクタ6-1とにより構 成される。一方、予備フレーム位相変換回路32は、ハ イウェイ11-2上にバイト単位に多重された信号を記 憶するバッファ1-2と、バッファ1-2に受信クロッ ク(CLK1-2)に従って信号の一部を書き込む際の アドレスを指示する書き込み制御部2-2と、バッファ 1-2からCLK2に従って信号を読み出す際のアドレ スを指示する読み出し制御部3-2と、バッファ1-2 に与える書き込みアドレスと読み出しアドレスを比較す ることにより両者の接近を検出した場合はバッファ1-2に対する2度読みまたは読みとばしによるジャスティ フィケーションの要求を出す位相比較部4-2と、現用 30 と予備のフレーム位相変換回路のジャスティフィケーシ ョン要求信号23-2または24-2のいずれかを受信 した場合にバッファ1-2に対する2度読みまたは読み とばしを読み出し制御部3-2に対して命令するジャス ティフィケーション実行判定部19-2と、予備フレー ム位相変換回路32の出力フレームのAU-4ポインタ 値を表示するポインタ表示部25-2と、ジャスティフ ィケーションの実行要求信号24-2を外部からの指示 により出力するジャスティフィケーション指示部26-2と、ハイウェイ12-2上の信号に読み出し制御部3 -2で生成されるポインタを挿入するセレクタ6-2と により構成される。また、システムは上記現用と予備の フレーム位相変換回路からの出力のうち一方を選択する セレクタ7とからなる。

【0060】また、処理対象となる信号のフォーマットは第1の実施例と同様である。

【0061】図10に戻り、フレーム位相変換回路の動 位相変換回路31の出力STM-作を現用フレーム位相変換回路31を用いて説明する。 4の位置に合わせる。これによりハイウェイ11-1からはSTM-1フレーム信号がフ 換回路31と予備フレーム位相図レーム同期およびバイト同期がとられている状態で8ビ 50 ームを一致させることができる。

ット並列に展開されて入力される。バッファ1-1は前 記STM-1フレーム内のVC-4のみを記憶する。書 き込み制御部2-1はCLK1-1に従って動作し、前 記VC-4をバッファ1-1に書き込む際の書き込みア ドレスを指示する。読み出し制御部3-1はCLK2に 従って動作し、前記VC-4を装置のもつフレーム位相 にしたがったSTM-1フレームに乗せ変えるべくVC - 4 をバッファ 1 - 1 から読み出す際の読み出しアドレ スを指示する。ここでCLK1-1とCLK2の間には 速度差による位相の変動があり、その変動をバッファ1 - 1の2度読みまたは読みとばしによるジャスティフィ ケーションを実行することによって吸収する。また読み 出し制御部3-1はバッファ1-1から読み出されたV C-4をSTM-1フレームに収容するべく、バッファ 1-1からVC-4を読み出し、さらに読み出し側のS TM-1フレームに対するAU-4ポインタを計算し、 STM-1フレームに計算したAU-4ポインタを挿入 するべくセレクタ6-1に対して指示を出す。上記操作 により受信STM-1フレーム内のVC-4を装置のも つフレーム位相に従ったSTM-1フレームに乗せ変え る。予備フレーム位相変換回路32も同様の動作を行 う。また、このようなフレーム位相変換回路が冗長構成 をとる場合、セレクタ7は現用フレーム位相変換回路3 1の出力ハイウェイ13-1上の信号と予備フレーム位 相変換回路32の出力ハイウェイ13-2上の信号のう ち、どちらか一方を選択する。

【0062】セレクタ7を用いて現用から予備に無瞬断 で切り替えるためには、現用フレーム位相変換回路31 の出力ハイウェイ13-1上の信号と予備フレーム位相 変換回路31の出力ハイウェイ13-2上の信号が同じ でなければならない。すなわち、現用フレーム位相変換 回路31の出力するSTM-1フレーム内のVC-4の 位置と予備フレーム位相変換回路32の出力するSTM -1フレーム内のVC-4の位置は同じでなければなら ない。そのためには、現用フレーム位相変換回路31と 予備フレーム位相変換回路32の出力フレームが異なっ ていた場合には、現用もしくは予備フレーム位相変換回 路のいずれかにおいて強制的にジャスティフィケーショ ンを実行する必要がある。そこで伝送路切り替えを行う 場合には、ポインタ表示部25-1と25-2を見て、 両者の値が異なっていた場合はジャスティフィケーショ ン指示部26-2を用いてジャスティフィケーション要 求信号24-2を出し、ジャスティフィケーションを実 行する。上記操作により、ジャスティフィケーションを 実行し、予備フレーム位相変換回路32の出力STM-1フレーム内のVC-4の位置をずらし、現用フレーム 位相変換回路31の出力STM-1フレーム内のVC-4の位置に合わせる。これにより、現用フレーム位相変 換回路31と予備フレーム位相変換回路32の出力フレ

【0063】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

【0064】本発明の第9の実施例を図11を用いて説 明する。本実施例は、現用入力ハイウェイ11-1上の 信号のフレーム位相を変換して出力ハイウェイ13-1 に出力する現用フレーム位相変換回路31と予備入力ハ イウェイ11-2上の信号のフレーム位相を変換して出 カハイウェイ13-2に出力する予備フレーム位相変換 回路32と出力ハイウェイ13-1上の信号と出力ハイ ウェイ13-2上の信号とから一方を選択するセレクタ 9と、ハイウェイ13-1と13-2上の信号を比較す る監視部10とから構成される。さらに、現用フレーム 位相変換回路31は、ハイウェイ11-1上にバイト単 位に多重された信号内の一部を記憶するバッファ1-1 と、バッファ1-1に受信クロック(以下、CLK1-1と称する。) に従って信号を書き込む際のアドレスを 指示する書き込み制御部2-1と、バッファ1-1から 装置クロック(以下、CLK2と称する。)に従って信 号を読み出す際のアドレスを指示する読み出し制御部3 - 1と、バッファ1-1に与える書き込みアドレスと読 み出しアドレスを比較することにより両者の接近を検出 した場合はバッファ1-1に対する2度読みまたは読み とばしによるジャスティフィケーションの実行を読み出 し制御部3-1に命令する位相比較部4-1と、位相比 較部5-1と、位相比較部6-1と、前記位相比較部4 - 1 と 5 - 1 と 6 - 1 のうちから 1 つを選択するセレク タ7-1と、ハイウェイ12-1上の信号に読み出し制 御部3-1で生成されるポインタを挿入するセレクタ8 - 1 とにより構成される。一方、予備フレーム位相変換 回路32は、ハイウェイ11-2上にバイト単位に多重 された信号を記憶するバッファ1-2と、バッファ1-2に受信クロック(CLK1-2)に従って信号の一部 を書き込む際のアドレスを指示する書き込み制御部2-2と、バッファ 1-2からCLK 2に従って信号を読み 出す際のアドレスを指示する読み出し制御部3-2と、 バッファ1-2に与える書き込みアドレスと読み出しア ドレスを比較することにより両者の接近を検出した場合 はバッファ1-2に対する2度読みまたは読みとばしに よるジャスティフィケーションの実行を読み出し制御部 40 3-2に命令する位相比較部4-2と、位相比較部5-2と、位相比較部6-2と、前記位相比較部4-2と5 -2と6-2のうちから1つを選択するセレクタ7-2 と、ハイウェイ12-2上の信号に読み出し制御部3-2で生成されるポインタを挿入するセレクタ8-2とに より構成される。また、システムは上記現用と予備のフ レーム位相変換回路からの出力のうち一方を選択するセ レクタ9と、現用フレーム位相変換回路31の出力フレ ームと予備フレーム位相変換回路32の出力フレームを

1またはセレクタ7-2に対して位相比較部の選択の変 更を命令する監視部10とからなる。また、処理対象と なる信号のフォーマットは第1の実施例と同様である。 【0065】図11に戻り、フレーム位相変換回路の動 作を現用フレーム位相変換回路31を用いて説明する。 ハイウェイ11~1からはSTM-1フレーム信号がフ レーム同期およびバイト同期がとられている状態で8ビ ット並列に展開されて入力される。バッファ1-1は前 記STM-1フレーム内のVC-4のみを記憶する。書 き込み制御部2-1はCLK1-1に従って動作し、前 記VC-4をバッファ1-1に書き込む際の書き込みア ドレスを指示する。読み出し制御部3-1はCLK2に 従って動作し、前記VC-4を装置のもつフレーム位相 にしたがったSTM-1フレームに乗せ変えるべくVC -4をバッファ1-1から読み出す際の読み出しアドレ スを指示する。ここでCLK1-1とCLK2の間には 速度差による位相の変動があり、その変動をバッファ1 - 1の2度読みまたは読みとばしによるジャスティフィ ケーションにより吸収する。即ち、バッファ1-1に与 える書き込みアドレスと読み出しアドレスの比較を位相 比較部4-1と5-1と6-1のうちセレクタ7-1に 選択されている位相比較部が行い、両者の接近を検出し た場合は、バッファ1-1の2度読みまたは読みとばし によるジャスティフィケーションの実行を、STM-1 フレームの特定位置において、読み出し制御部3-1に 命令する。また読み出し制御部3-1はバッファ1-1 から読み出されたVC-4をSTM-1フレームに収容 するべく、バッファ1-1からVC-4を読み出し、さ らに読み出し側のSTM-1フレームに対するAU-4 ポインタを計算し、STM-1フレームに計算したAU -4ポインタを挿入するべくセレクタ8-1に対して指 示を出す。上記操作により受信STM-1フレーム内の VC-4を装置のもつフレーム位相に従ったSTM-1 フレームに乗せ変える。予備フレーム位相変換回路32 も同様の動作を行う。また、このようなフレーム位相変 換回路が冗長構成をとる場合、セレクタ9は現用フレー ム位相変換回路31の出力ハイウェイ13-1上の信号 と予備フレーム位相変換回路32の出力ハイウェイ13 -2上の信号のうち、どちらか一方を選択する。

よるジャスティフィケーションの実行を読み出し制御部 3-2に命令する位相比較部4-2と、位相比較部5-2と、位相比較部6-2と、前記位相比較部4-2と5 つ2と6-2のうちから1つを選択するセレクタ7-2 と、ハイウェイ12-2上の信号に読み出し制御部3-2で生成されるポインタを挿入するセレクタ8-2とにより構成される。また、システムは上記現用と予備のフレーム位相変換回路31の出力するSTM-1フレーム内のVC-4の位置と予備フレーム位相変換回路32の出力するSTM-1フレーム内のVC-4の位置と予備フレーム位相変換回路31の出力するSTM-1フレーム位相変換回路31の出力するSTM-1フレーム位相変換回路32の出力するSTM-1フレーム位相変換回路32の出力するSTM-1フレーム位相変換回路32の出力するSTM-1フレーム位相変換回路32の出力するSTM-1フレーム位相変換回路32の出力するSTM-1フレーム位相変換回路32の出力するSTM-1フレーム位相変換回路32の出力でなければならない。そごで、監視部10は、現用フレーム位相変換回路31と予備フレーム位相変換回路32の出力フレームを比較して、両者が一致していない場合は予備フレーム位

相変換回路32に対してジャスティフィケーションの実行を命令する。この時、予備フレーム位相変換回路32のセレクタ7-2は、現在選択している位相比較部とは異なる位相比較部を選択する。ここで、位相比較部4-2、5-2、6-2は互いに異なるジャスティフィケーション実行条件をもっている。セレクタ7-2が選択する位相比較部を変更することにより、ジャスティフィケーション実行条件が変更されるため、予備フレーム位相変換回路32において強制的にジャスティフィケーションが実行されることになる。上記操作により、ジャスティフィケーションを実行し、予備フレーム位相変換回路32の出力STM-1フレーム内のVC-4の位置をずらし、現用フレーム位相変換回路31の出力STM-1フレーム内のVC-4の位置に合わせる。

【0067】上記処理により現用フレーム位相変換回路 31と予備フレーム位相変換回路32の出力フレームを 一致させ、現用から予備に無瞬断で切り替える。

[0068]

【発明の効果】以上述べたように、本発明では、現用と 予備のフレーム変換回路の出力をスタッフを用いて強制 20 的に一致させることにより、無瞬断で現用から予備に切 り替えることができる。

【図面の簡単な説明】

【図 I 】本発明による無瞬断伝送路切り替え回路の実施例の構成を示す図である。

【図2】本発明による実施例の説明に用いるフレームの 図である。

【図3】本発明による実施例の説明に用いるフレームの 図である。

【図4】本発明による無瞬断伝送路切り替え回路の実施 30 例の構成を示す図である。

【図5】本発明による無瞬断伝送路切り替え回路の実施 例の構成を示す図である。

【図6】本発明による無瞬断伝送路切り替え回路の実施 例の構成を示す図である。

【図7】本発明による無瞬断伝送路切り替え回路の実施

例の構成を示す図である。

【図8】本発明による無瞬断伝送路切り替え回路の実施 例の構成を示す図である。

【図9】本発明による無瞬断伝送路切り替え回路の実施例の構成を示す図である。

【図10】本発明による無瞬断伝送路切り替え回路の実施例の構成を示す図である。


【図11】本発明による無瞬断伝送路切り替え回路の実施例の構成を示す図である。

(符号の説明)


1-1…バッファ、1-2…バッファ、2-1…書き込 み制御部、2-2…書き込み制御部、3-1…読み出し 制御部、3-2…読み出し制御部、4-1…位相比較 部、4-2…位相比較部、5-1…バッファあるいはフ レーム位相検出部、5-2…バッファあるいはフレーム 位相検出部あるいは位相比較部、6-1…書き込み制御 部あるいはセレクタあるいは位相比較部、6-2…書き 込み制御部あるいはセレクタ、7…セレクタ、7-1… 読み出し制御部あるいはセレクタ、7-2…読み出し制 御部あるいはセレクタ、8-1…位相比較部あるいはセ レクタ、8-2…位相比較部あるいはセレクタ、9-1 …セレクタ、9-2…セレクタ、10…セレクタあるい は監視部、11-1~14-1…ハイウェイ、11-2 ~14-2…ハイウェイ、15…ハイウェイ、16-1, 17-1…受信フレーム位相、16-2, 17-2 …受信フレーム位相、18-1, 18-2…出力フレー ムのAU-4ポインタ、19…ジャスティフィケーショ ン実行判定部、20-1,20-2…カウンタ、21-1, 21-2…装置フレーム位相、22-1, 22-2 …カウンタ出力、23-1,23-2…ジャスティフィ ケーション要求信号、24-1,24-2…ジャスティ フィケーション要求信号、25-1,25-2…ポイン タ表示部、26-1, 26-2…ジャスティフィケーシ ョン指示部、31…現用フレーム位相変換回路、32… 予備フレーム位相変換回路。

【図1】

(21)



【図2】




【図3】

(医胃)




2度におかいよるかーのバイト (3/パイト会)

(b) 競みとはしの場合




【図4】


(図4)




【図5】




【図6】



【図7】




【図8】




【図9】

(図9)




【図10】

# (図10)



【図11】

(図11)



フロントページの続き

(51)Int.Cl.

識別記号 庁内整理番号

FΙ

技術表示箇所

H 0 4 L 7/027

(72)発明者 芦 賢浩

神奈川県横浜市戸塚区戸塚町216番地 株

式会社日立製作所情報通信事業部内

(72)発明者 菅野 忠行

神奈川県横浜市戸塚区戸塚町216番地 株式会社日立製作所情報通信事業部内

(72)発明者 木暮 光司

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内

(72)発明者 片岡 秀樹

東京都千代田区内幸町一丁目1番6号 日

本電信電話株式会社内